本文详细讨论了I2C总线上拉电阻大小对总线的影响，包括电阻过小导致的低电平值增大和电阻过大引起的上升时间延长。介绍了电阻选择的计算公式以及考虑因素，如电源电压、负载电容和信号上升时间。通常，电阻值选取在1KΩ至10KΩ之间，推荐值为4.7KΩ或5.1KΩ。此外，文章还提到了上拉电阻在多设备连接、软件模拟I2C时序以及电源管理中的注意事项。
漏极开路上拉电阻取值为何不能很大或很小？
如果上拉电阻值过小，Vcc灌入端口的电流(Ic)将较大，这样会导致MOS管V2（三极管）不完全导通(Ib*β<Ic)，有饱和状态变成放大状态，这样端口输出的低电平值增大(I2C协议规定，端口输出低电平的最高允许值为0.4V)
如果上拉电阻过大，加上线上的总线电容，由于RC影响，会带来上升时间的增大（下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢），而且上拉电阻过大，即引起输出阻抗的增大，当输出阻抗和负载的阻抗可以比拟的时，则输出的高电平会分压而减少。
I2C的上拉电阻可以是1.5K，2.2K，4.7K， 电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响，一般接1.5K或2.2K
(实验：接入200K上拉电阻，结果观察到信号上升时间增大，方波变成三角波）
I2C上拉电阻确定有一个计算公式：
Rmin＝{Vdd(min)-o.4V}/3mA
Rmax=(T/0.874) *c, T=1us 100KHz, T=0.3us 400KHz
C是Bus capa
最低0.47元/天 解锁文章
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
