- 博客(127)
- 资源 (11)
- 收藏
- 关注
RSS订阅原创 重温共射放大电路
对于下图放大电路，在动态分析求输出电阻Ro(下图中的Rc)时，方法：从输出端往里看，保留受控源，将独立源置零(独立电压源短路，独立电流源开路)，此时Ui短路 ib=0，致使受控源(βib)相当于开路处理。小功率信号变成一个大功率信号，需要一个核心器件做这件事，核心器件的能量由电源提供，通过核心器件用小功率的信号去控制大电源，来实现能量的转换和控制，前提是不能失真，可以用一系列正弦波进行观测。Ro与输出侧有关，求解时，独力源短路，保留信号源内阻，从输出端往里看，将左侧电阻逐一向右边等效。
2024-06-10 16:34:46
941
转载 三极管和MOS管开关电路基础
在in为高时，三极管导通，集电极相当于是接地GND，于是PMOS管的Vgs为-Vcc1，PMOS管导通，也就是Vcc1与Vcc2之间导通，Vcc2有电。也就是说只要Rb<26K，三极管就工作在了饱和状态，像这种情况，我一般取Rb=2.2K，或者是1K，4.7K，10K，具体取多少，取决于整个板子的电阻使用情况，比如10K电阻用得多，那我就取10K，这样物料种类少，生产更方便。在in为低时，三极管不导通，相当于是开路，PMOS管的Vgs为0，PMOS管也不导通，Vcc2没有电。
2024-06-10 12:17:42
706
转载 ANSYS实用指南-如何创建或打开*.wbpz文件
这是最幸运的年代，也是最倒霉的年代，这是智慧的年代，也是愚昧的年代；from <双城记>Project Archive，是ANSYS的标准压缩文件，方便仿真文件之间的传输，而我们常见的工程文件wbpj（Workbench Project Files），直接发送给别人是无法打开的。如下新建的一个test工程项目，根目录文件夹内包含三个文件：test.wbpj、test_files和.test_files.backup文件。后，该文件就会消失并更新test_files文件，而其余两个文件都是关键数据文件。
2024-05-22 11:13:14
1099
转载 PCI Express学习篇---物理层电气特性(六)System Jitter标准及测量方法
PCI Express学习篇---物理层电气特性(六)System Jitter标准及测量方法
2024-02-19 15:50:49
261
转载 PCI Express学习篇---物理层电气特性(五)Receiver压力眼图测试
PCI Express学习篇---物理层电气特性(五)Receiver压力眼图测试
2024-02-19 15:49:42
164
转载 PCI Express学习篇---物理层电气特性(四)Receiver压力眼图测试校准
PCI Express学习篇---物理层电气特性(四)Receiver压力眼图测试校准
2024-02-19 15:40:36
311
转载 PCI Express学习篇---物理层电气特性(三)Transmitter Compliance Test
PCI Express学习篇---物理层电气特性(三)Transmitter Compliance Test
2024-02-19 15:30:46
178
转载 PCI Express学习篇---物理层电气特性(二)Transmitter and Receiver Specificaton
PCI Express学习篇---物理层电气特性(二)Transmitter and Receiver Specificaton
2024-02-19 14:21:03
220
转载 PCB原物料-胶片，半固化片PREPREG(PP)
1、PP到底是个啥？PP本质上来说，就是粘结剂，為絕緣介質層,是一种高分子材料，由玻纤布（Glass fabric）、树脂（Resin）、硬化剂（Dicyandiamide）、速化剂（Accelerator）、溶剂（Solvent）、填充剂（Additive）组成。购买回来的PP，卷状包装，需要裁切2、PP有哪些重要特性？基于PP的组成与应用要求，PP一般有以下重要特性。·环氧树脂：树脂分子中含有两个或两个以上环氧基团的有机高分子化合物，是目前普遍使用的半固化片中所采用的树脂成分，是
2024-02-04 10:17:40
1454
转载 闩锁效应（Latch-up）——好文当转
在CMOS集成电路中，闩锁效应不容忽视。这篇文章将从0开始给大家介绍闩锁效应（Latch-up），以及有效抑制闩锁效应的方法。
2024-01-31 14:38:56
5889
转载 突破传统：DDR5时钟阻抗50欧姆的革新之路——好文当转
DDR5标准JESD79-5文件中没有明确的控制阻抗建议,DDR4时代基本内存条上时钟阻抗还是跟着芯片、主板走的70-80欧姆。线宽相对而言比较细。不知道你开始使用DDR5没有，你有关注过DDR5内存条上的时钟走线吗？
2024-01-29 16:06:28
747
转载 高速PCB的铜箔选用指南，mark一下
听完赵理工的话，林如烟的脸上涨起了一层红晕，她深深地吸了一口气，一双大眼睛眨了眨，她的目光掠过赵理工俊朗的脸庞，满是崇拜的说道：“赵理工，你这个兄弟不错，等我把板子改了，晚上下班咱们去公司对面的乐乐烧烤喝一杯。交变电流通过导线时，电流在导线横截面上的分布是不均匀的，导体表面的电流密度大于中心的密度，且交变电流的频率越高，这种趋势越明显，该现象称为趋肤效应（Skin effect）。从上图中我们可以看出，最外层用的是铜箔，在压合时，在高温高压真空的情况下，通过压机和PP压合在一起。
2024-01-26 10:30:42
242
原创 羽毛球——输麻了就更新一次
（1）反复压正手底线打反手(面对正手区凌乱选手)（2）反复控反手区抓过渡(面对反手不强选手)（3）控网强攻(面对防守差选手)（4）紧盯网前，非必要不起高(面对莽夫选手)（5）变节奏？耐心拉吊？(面对四方球选手)（6）杀球深一点？假动作？
2024-01-13 18:50:23
423
1
转载 SerDes介绍
前面说过，频域上讲，FFE相当于一个高通滤波器，调节滤波器的系数可以改变滤波器的频响，以补偿不同的信道特性，一般可以动态配置。最开始的高速信号传输效率提升，一定是从在同样的时钟频率下，多加数据线的来实现的，这就是并行信号，比如以前的DDR（之所以说以前的，是因为DDR5已经在增加一些串行技术进去了），MII，GMII ，等；一般来说Serdes相关的高速信号问题，都归类到信号完整性，但是传统的信号完整性的知识讲的又都是偏重电路设计，而我们今天要说的重点可能在发送和接收端的均衡技术，更偏重现在的应用。
2024-01-09 11:08:09
824
转载 PCIe基础知识(扫盲)
PCIe由早期的PCI扩展衍生而来并且兼容PCI，两者的主要区别在于并行到串行的切换，且PCIe速率更快。目前主板上越来越多的设备都挂载到PCI总线下面，甚至部分硬盘也会挂载PCI总线下面，可见PCIe的应用越来越广。PCIe设计的知识面比较广，无论是在BIOS下还是系统下都显得尤为重要。本章主要介绍PCIe的基本知识扫盲，初次学习的同学必看。
2024-01-09 10:56:33
3609
转载 CXL由来
主要用作内存的Buffer，做内存的扩展。首先在CPU设计方面，内存控制器是在CPU里的，如果增加内存通道，则意味着会增加CPU的功耗，芯片面积也会变大，PCB走线距离增加，为了保证信号的完整性，对于PCB本身也提出更高要求，所以，如果增加内存通道，CPU的成本和功耗都会增长。随着技术的发展，未来的服务器不再是传统意义上的服务器，它不再具有现实的形态，用户从云服务商那里申请云主机的时候，主机的CPU是从CPU池里拿出来的，内存是从内存池里拿出来的，CPU池和内存池通过CXL连起来的。
2024-01-08 15:23:15
134
原创 产品ESD测试
ESD(ElectricalStaticDischarge)产生的原因多种多样，对集成电路放电的方式也有所不同。为了保证集成电路产品的良率，提高可靠性，需要对电路ESD防护能力进行测试。一般测试分为两类：样品研究型测试和产品通过型测试
2024-01-06 16:13:34
2052
原创 TVS选型
ESD保护对高密度、小型化和具有复杂功能的电子设备而言具有重要意义。本文探讨了采用TVS二极管防止 ESD 时，最小击穿电压和击穿电流、最大反向漏电流和额定反向关断电压等参数对电路的影响及选择准则，并针对便携消费电子设备、机顶盒、以及个人电脑中的视频线路保护、USB保护和RJ-45接口等介绍了一些典型应用。
2024-01-03 11:55:26
1200
10层英特尔x86atom电脑主板BAYTRAIL+ISL95837HRZ-T+RTL8111GS原理图与PCB文件.7z
2023-11-26
8层全志A80BOX高清机顶盒AXT530124+EMMC-BGA169+AXP806原理图+PCB.7z
2023-11-26
2层STM32F107智能家居主板IR0038+SPX1117M3-3.3+CH340G+MOC3063原理图+PCB文件.7z
2023-11-26
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人