vim下好用的verilog插件：）( 更新） - [ IC]

版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明
http://bb2hh.blogbus.com/logs/31100127.html

根据别人的插件修改了一下：）

下载地址：http://bb2hh.blogbus.com/files/12271773140.vim

只要了几个功能：）

更新了下，把begin放在了下面。

同时增加了一个功能。就是按下保存会自动修改Last Modifited的时间：）比较实用：）使用此功能在启动文件中加入：autocmd BufWritePre,FileWritePre *.v   ks|call LastModified()|'s

vimrc中修改调用命令的快捷键：

:inoremap    <A-a> <ESC>:Allpn<CR>
map          <A-a> :Allpn<CR>
:inoremap    <A-c> <ESC>:Allcom<CR>
map          <A-c> :Allcom<CR>
:inoremap    <A-z> <ESC>:Aheader<CR>
map          <A-z> :Aheader<CR>
:inoremap    <A-l> <ESC>:Acontent<CR>
map          <A-l> :Acontent<CR>

1.当输入<=的时候会自动将<=改成<= #1，

2.当按下Alt+z（可以自己在vimrc中修改）的时候会自动加入会自动加入头信息，如下：

可以去下载的vim插件中，修改头信息：）

12271772920.png

当修改完以后，按下保存，或者自己设置的保存热键，会变成如下：（修改时间自动调整）

12271785440.png

3.当按下Alt+a的时候，会自动生成时序电路的always

这里要首先声明本module的clock和reset，不支持多时钟：）

12271772921.png

然后再任意地方按下alt+a就会生成：

12271772922.png

当按下alt+c的时候会自动生成组合逻辑的always：）

12271772923.png

按下alt+l会自动加入注释

12271772924.png


用vim打造verilog IDE - [ Linux]

版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明
http://bb2hh.blogbus.com/logs/36619889.html

很早就想写了，好像忘记了，呵呵；）忽然有人问，就写下：）

用到的插件和说明下载：http://bb2hh.blogbus.com/files/12371755330.bz2

这个是windows下的，linux差不多的设置 。

如果在linux下面，那编译很方便，写个makefile，然后再vim设置快捷键，按下就自动编译了。

windows也可以自己写个bat文件，思路差不多。

12371755331.png

http://www.vim.org/scripts/script.php?script_id=2091
随机文章： tcl写的代码统计行工具：） 2009-01-06 linux下漂亮的聊天界面：） 2008-10-28 linux的类纳米机器人：）以及一个实用脚本 2008-10-27 对源代码自动加文件头的小脚本 2008-10-16 Tcl写的modelsim仿真交互界面：） 2008-07-26