电赛总结（二）——AD芯片总结之AD7705

 

1、特性参数

（1）16位无丢失代码性AD转化器

（2）只需要3.3V供电（即只需要单片机即可供电）

（3）双通道差分输入

（4）基准电压为2.5V时，在单极性信号下，输入范围是0到2.5V，在双极性输入下，输入范围是-1.25到+1.25

（5）低功耗CMOS芯片，功耗一般为20uW

（6）可编程，可编程增益，以及降噪参数等。

 

2、引脚排列

 

3、引脚功能说明

管脚名称	功能
SCLK	串行时钟，施密特逻辑输入。将一个外部的串行时钟加于这一输入端口，以访问AD7705/7706 的串行数据。和单片机传输数据时的控制时钟
MCLKIN	为转换器提供主时钟信号。能以晶体/谐振器或外部时钟的形式提供。晶体/谐振器可以接在MCLKIN 和MCLKOUT 二引脚之间。此外，MCLKIN 也可用CMOS 兼容的时钟驱动， 而MCLKOUT 不连接。时钟频率的范围为500kHz～5MHz
MCLKOUT	当主时钟为晶体/谐振器时，晶体/谐振器被接在MCLKIN 和MCLKOUT 之间。如果在MCLKIN 引脚处接上一个外部时钟，MCLKOUT 将提供一个反相时钟信号。这个时钟可以用来为外部电路提供时钟源，且可以驱动一个CMOS 负载。如果用户不需要，MCLKOUT 可以通过时钟寄存器中的CLKDIS位关掉。这样，器件不会在MCLKOUT 脚上驱动电容负载而消耗不必要的功率
CS’	片选，低电平有效的逻辑输入，选择AD7705/7706。将该引脚接为低电平，AD7705/7706 能以三线接口模式运行（以SCLK、DIN 和DOUT 与器件接口）。在串行总线上带有多个器件的系统中，可由CS’对这些器件作出选择，或在与AD7705/7706 通信时，CS’可用作帧同步信号
RESET	复位输入。低电平有效的输入，将器件的控制逻辑、接口逻辑、校准系数、数字滤波器和模拟调制器复位至上电状态
AIN2(+)	差分模拟输入通道2 的正输入端。
AIN1(+)	差分模拟输入通道1 的正输入端；
REFIN(+)	基准输入端,基准输入是差分的，并规定REFIN(+)必须大于REFIN(-)。REFIN(+)可以取VDD 和GND 之间的任何值
REFIN(-)	基准输入端，REFIN(-)可以取VDD 和GND 之间的任何值，且满足REFIN(+)大于REFIN(-)
DRDY’	逻辑输出。这个输出端上的逻辑低电平表示可从AD7705/7706 的数据寄存器获取新的输出字。完成对一个完全的输出字的读操作后，DRDY’引脚立即回到高电平。如果在两次输出更新之间，不发生数据读出，DRDY’将在下一次输出更新前500×tCLKIN 时间返回高电平。当DRDY’处于高电平时，不能进行读操作，以免数据寄存器中的数据正在被更新时进行读操作。当数据被更新后， DRDY’又将返回低电平。DRDY’也用来指示何时AD7705/7706 已经完成片内的校准序列.
DOUT	串行数据输出端
DIN	串行数据输入端
VDD	电源电压，+3.3V
GND	内部电路的地电位基准点

 

4、片内寄存器

（1）概述

      AD7705/7706 片内包括8 个寄存器，这些寄存器通过器件的串行口访问。第一个是通信寄存器，它管理通道选择，决定下一个操作是读操作还是写操作，以及下一次读或写哪一个寄存器。所有与器件的通信必须从写入通信寄存器开始。上电或复位后，器件等待在通信寄存器上进行一次写操作。这一写到通信寄存器的数据决定下一次操作是读还是写，同时决定这次读操作或写操作在哪个寄存器上发生。所以，写任何其它寄存器首先要写通信寄存器，然后才能写选定的寄存器。

 

（2）通信寄存器

      通信寄存器是一个8 位寄存器，既可以读出数据也可以把数据写进去。所有与器件的通信必须从写该寄存器开始。写上去的数据决定下一次读操作或写操作在哪个寄存器上发生。一旦在选定的寄存器上完成了下一次读操作或写操作，接口返回到通信寄存器接收一次写操作的状态。

名称	功能
DRDY’	对于写操作，必须有一个“0”被写到这位，以便通信寄存器上的写操作能够准确完成。如果“1”被写到这位，后续各位将不能写入该寄存器。
RS2-RS0	寄存器选择位。这3 个位选择下次读/写操作在8 个片内寄存器中的哪一个上发生
R/W	读/写选择。这个位选择下次操作是对选定的寄存器读还是写。“0”表示下次操作是写，“1”表示下次操作是读。
STBY	等待模式。此位上写“1”，则处于等待或掉电模式。在这种模式下，器件消耗的电源电流仅为10μA。在等待模式时，器件将保持它的校准系数和控制字信息。写“0”，器件处于正常工作模式。
CHI-CH0	通道选择

 

（3）设置寄存器

名称	功能
MD1 MD0
G2-G0	增益选择位
B/U	单极性/双极性工作。“0”表示选择双极性操作，“1”表示选择单极性工作。
BUF	缓冲器控制。“0”表示片内缓冲器短路，缓冲器短路后，电源电流降低。此位处于高电平时，缓冲器与模拟输入串联，输入端允许处理高阻抗源。
FSYNC	滤波器同步。该位处于高电平时，数字滤波器的节点、滤波器控制逻辑和校准控制逻辑处于复位状态下，同时，模拟调制器也被控制在复位状态下。当处于低电平时，调制器和滤波器开始处理数据，并在3×（1/输出更新速率）时间内（也就是滤器的稳定时间）产生一个有效字。FSYNC 不影响数字接口，也不使DRDY’输出复位（如果它是低电平）。

 

（4）时钟寄存器

名称	功能
ZERO	必须在这些位上写零，以确保AD7705/7706 正确操作。
CLKDIS	主时钟禁止位。逻辑“ 1” 表示阻止主时钟在MCLKOUT 引脚上输出。禁止时，MCLKOUT 输出引脚处于低电平。
CLKDIV	CLKDIV 时钟分频器位。CLKDIV 置为逻辑1 时，MCLKIN 引脚处的时钟频率在被AD7705/7706，使用前进行2 分频。“1”是二分频，“0”没有分频。
CLK	时钟位。CLK 位应根据AD7705/7706 的工作频率而设置。如果转换器的主时钟频率为2.4576MHz（CLKDIV=0）或为4.9152MHz（CLKDIV=1），CLK 应置“0”。如果器件的主时钟频率为1MHz（CLKDIV=0）或2MHz （CLKDIV=1），则该位应置“1”。该位为给定的工作频率设置适当的标度电流，