实验资源来自于MOOC-华中科技大学-计算机硬件系统设计
计算机硬件系统设计_华中科技大学_中国大学MOOC(慕课)
一、Cache(直接相联)
电路功能:设计一个具有8个cache槽的cache,主存地址16位,cache块大小为4字节。
引脚含义:
Addr:输入,16位宽,主存地址
BlkDataIn:输入,32位宽,块数据输入
BlkDataReady:输入,1位宽,块数据准备就绪
CLK:输入,1位宽,时钟输入
Miss:输出,1位宽,1:数据缺失;0:数据命中
DataOut:输出,8位宽,数据输出
由直接相联映射关系我们可知
主存地址16位
8位cache槽需要3位位