testbench文件显示波形_Modelsim仿真入门及testbench文件编写

花了两天时间才基本弄清楚Modelsim独立仿真的流程及testbench文件的编写，在这里分享一下供大家参考。这里以我编写的分频器工程div为例。

(一)Modelsim仿真流程

一、首先打开Modelsim，创建工程

创建工程如图1，先取一个工程名，如div，然后点Browse选中原工程文件夹下存有源代码(div.v、div6.v)和testbench文件(div.vt)的文件夹，如C:\Users\19685\Desktop\llc\FPGA heijin II\works\div\src。Library名可以默认为work，或者自己取也行，点OK。

二、添加工程文件

在弹出的窗口中点add Existing File将指定路径下需要仿真的工程文件和testbench文件添加到库中，比如我的是在C:\Users\19685\Desktop\llc\FPGA heijin II\works\div\src下的div.v、div6.v和div.vt，然后点OK。

三、检查并编译文件

添加文件到工程后，可以点击左上角打开文件的按钮(不要直接双击文件)来检查文件是否编写正确，或者是否需要修改。如果已经改好，则在左边空白处点右键，选择：compile->compile all进行文件编译，编译有错则双击红色错误处查看错误信息。

四、启动仿真

点击左下角的Library，展开work，右键点击模块div_tb，选择simulate。