本文介绍了Vivado时序收敛的十大准则，包括合适的代码风格、精准的时序约束、处理跨时钟域设计等。特别强调了在物理约束中应减少不必要的约束，以及在选择实现策略时利用Vivado的内置策略来优化设计。此外，共享控制信号、读懂日志和报告以及利用Tcl脚本的重要性也被详细阐述。
本文摘自《Vivado使用误区与进阶》，作者为Xilinx工具与方法学应用专家Ally Zhou。
时序收敛十大准则？
准则一：合适的代码风格
准则二：精准的时序约束
准则三：高理高扇出网格
准则四：层次化设计结构
准则五：处理跨时钟域设计
准则六：少而精的物理约束
准则七：选择实现策略
准则八：共享控制信号
准则九：读懂日志和报告
准则十：发挥Tcl的作用
06
少而精的物理约束
不同于对时序约束尤其是时钟约束之全面而精准的要求，Vivado 对物理约束的要求只有一个字：少。这里的物理约束更多强调的是除了I/O 引脚位置这些必要项之外的约束，例如对RAMB 和DSP48 的位置约束，还有局部的floorplan 计划。
很多资深工程师非常喜欢画floorplan，因为其对设计的数据流和资源使用情况了如指掌，根据自己理解画出的floorplan通常也算合理。但是，floorplan 在Vivado 中的重要性远低于以往在ISE 上的作用。根据客户的实际经验反馈
最低0.47元/天 解锁文章
494
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
