第 3 章习题参考答案
1、设有一个具有20 位地址和 32 位字长的存储器，问
该存储器能存储多少字节的信息？
如果存储器由 512K×8 位 SRAM 芯片组成，需要多少片？
需要多少位地址作芯片选择？
解：
该存储器能存储： 220 32 4M 字节
8
(2) 需要 220
32
2 20
32
8片
512K
8
219
8
用 512K 8 位的芯片构成字长为 32 位的存储器，则需要每 4 片为一组进行字长的位数扩展，然后再由 2 组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。
2、已知某 64 位机主存采用半导体存储器，其地址码为 26 位，若使用 4M× 8 位的 DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；
若每个内存条为 16M ×64 位，共需几个内存条 ?
每个内存条内共有多少 DRAM 芯片 ?
主存共需多少 DRAM 芯片 ? CPU 如何选择各内存条 ? 解：
(1) 共需 226
64
4条 内存条
16M
64
每个内存条内共有 16M 64 32 个芯片
4M 8
(3) 主存共需多少 226
64
64M
64
128 个 RAM 芯片， 共有 4 个内存条，故 CPU 选择内
4M
8
4M
8
存条用最高两位地址 A 24 和 A 25 通过 2：4 译码器实现；其余的 24 根地址线用于内存条内部单元的选择。
3、用 16K×8位的 DRAM 芯片构成 64K×32位存储器，要求：
画出该存储器的组成逻辑框图。
设存储器读 /写周期为μ S，CPU 在 1μS 内至少要访问一次。试问采用哪种刷新方式比较合理 ?两次刷新的最大时间间隔是多少 ?对全部存储单元刷新一遍所需的实际刷新时间是多少 ? 解：
(1) 用16K×8位的 DRAM 芯片构成 64K×32位存储器，需要用 64 K
32
4 4 16 个芯片，其
16K
8
中每 4片为一组构成 16K ×32位——进行字长位数扩展 (一组内的 4个芯片只有数据信号线不互连——分别接 D0 D7 、D8 D15、D16 D23和 D24 D31，其余同名引脚互连 )，需要低 14位地址 (A 0 A 13)
作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0
A6引脚输入；然后再由 4
组进行存储器容量扩展，用高两位地址
A 14、
A
15通过 ： 译码器实现
4组中选择一组。画出逻
2 4
辑框图如下。
设刷新周期为 2ms，并设 16K 8 位的 DRAM 结构是 128 128 8 存储阵列，则对所有单元全部刷新一遍需要 128 次 (每次刷新一行，共 128 行 )
若采用集中式刷新， 则每 2ms 中的最后 128 s=64 s 为集中刷新时间， 不能进行正常读写，即存在 64 s 的死时间
若采用分散式刷新，则每 1 s 只能访问一次主存，而题目要求 CPU 在 1μ S 内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的
比较适合采用异步式刷新：
采用异步刷新方式， 则两次刷新操作的最大时间间隔为
2ms
s s s 用于刷新，其余
15.625
128
的时间用于访存 (大部分时间中 1 s 可以访问两次内存 )。
4、有一个 1024K×32位的存储器，由 128K× 8位的 DRAM 芯片构成。问：
总共需要多少 DRAM 芯片 ?
设计此存储体组成框图。
采用异步刷新方式，如单元刷新间隔不超过 8ms，则刷新信号周期是多少 ? 解：
(1) 需要 1024K
32
8 4 32 片，每 4片为一组，共需 8组
128K
8
设计此存储体组成框图如下所示。
设该 128K 8 位的 DRAM 芯片的存储阵列为 512 256 8 结构，则如果选择一个行地址进行刷新，刷新地址为 A 0 A 8，那么该行上的 2048 个存储元同时进行刷新，要求单元刷新间隔不
超过 8ms，即要在 8ms内进行 512次刷新操作。采用异步刷新方式时需要每隔
8ms
s s。
15.625
512
5、要求用 256K×l6位SRAM 芯片设计 1024K×32位的存储器。 SRAM 芯片有两个控制端：当 CS 有效时，该片选中。当 W/R ＝1时执行读操作，当 W/R=0 时执行写操作。
解：
1024K
32
4 2 8片 ，共需 8片，分为 4组，每组 2片
256K
16
即所设计的存储器单元数为 1M ，字长为 32，故地址长度为
20 位( A 19~A0)，所用芯片存储
单元数为 256K，字长为 16 位，故占用的地址长度为 18 位( A 17
0)。
1450
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
