北京科技大学 计算机组成原理实验 2015年
器作逻辑与运算,置 S3、 S2、 S1、S0为 1001,则运算器作加法运算。
下图为实验箱:
(
4
)、
在
数
据
通
路
图
观
察
信
号
传
输
过
程
。
(5)、分别观察得到的Fz、Fc、F的值并在表格中做好相应记录。 见
表
格
:
2、实验2
实现8种逻辑算术运算功能的Verilog代码: module luojiyunsuan( input [7:0]A,
input [7:0]B,
input [3:0]S, output reg [7:0]F,
output reg [8:0]F,
output reg FC, output reg FZ ); always@(A or B or S) begin case(S)
4'b0000:begin F=A;FC=F(8);if(F==0) Fz=1;else Fz=0;end //F=A 4'b0001:begin F=B; FC=F(8);if(F==0) Fz=1;else Fz=0;end // F=B
4'b0010:begin F=A*B;FC=F(8);if(F==0)Fz=1;else Fz=0;end // F= A and B