matlab中升余弦滚降滤波器_matlab与FPGA数字滤波器设计（4）—— Vivado DDS 与 FIR IP核设计 FIR 数字滤波器系统...

本讲使用两个 DDS 产生待滤波的信号和matlab产生带滤波信号，结合 FIR 滤波器搭建一个信号产生及滤波的系统，并编写 testbench 进行仿真分析，第五讲、第六讲开始编写 verilog 代码设计FIR滤波器，不再调用IP核。

系统框图如图所示：

1. 添加DDS的IP核

(1) 新建一个原理图文件，添加DDS的IP。

(2) DDS配置1

 

2处：系统时钟，设为 32 MHz；

4处：通过控制杂散动态范围(Spurious Free Dynamic Range,SFDR)的数值，可以调整正弦和余弦输出数据的数据位宽，这里设置为90，则正余弦输出为15位。

如下图，选择6处的Noise Shaping为None时，输出的正弦波数据的位宽为 90/6 向上取整，即位宽为 15-bit，此处的 m_axis_data_tdata 符合 AXIS 总线协议，位宽必须是 8 的倍数，所以是 16 位([15:0])。

5处：频率分辨率，可以调整相位数据的位宽，设置为1000，32MHz/(1*1000)=32000&#x