多线程编程--07处理器原子操作的实现原理

    这篇文章我要做两件事
        1、以Intel处理器为例阐述cpu是如何保证原子性操作
        2、以及java是如何保证原子性操作的
先看一套专业术语定义：

        缓存行（Cache line） -------------------------------缓存的最小操作单位
        比较并交换（Compare and Swap） ----------------------CAS操作需要输入两个数值，一个旧值（期望操作前的值）和一个新值，在操作期间相比较旧值是否发生变化，如果没有则换成新值；如果发生变化了则不进行交换。
        CPU流水线（CPU pipeline） -----------------------CPU流水线的工作方式就想工业生产上的装配流水线，在CPU中由5-6个不同功能的的电路板单元组成一条指令处理流水线，然后将一条X86指令分成5-6步后在由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度
        内存顺序冲突（Memory order violation）---------------内存顺序冲突一般是由假共享引起的，假共享是指多个CPU同时修改同一个缓存行的不同部分而引起一个CPU的操作无效，当出现内存顺序冲突时，CPU必须清空流水线
       Intel处理器为了保证操作的原子性对不同内存区别的采用总线锁和缓存锁
1）使用总线锁保证原子性
       第一个机制是通过总线锁保证原子性。如果多个处理器同时对共享变量进行读改写操作(比如i++就是经典的度改写操作)，那么共享变量就会被多个处理器同时进行操作，这样读改写操作就不是原子的，操作完之后共享变量的值会和期望的不一致。举个例子：如果i=1；对其进行两次i++操作，期望值是3，但可能会出现2的结果,
原因可能是多个处理器同时从各自的缓存中读取变量i，分别进行加1操作，然后分别写入系统内存中。那么，想要保证读改写共享变量的操作是原子的，就必须保证CPU1读写改共享变量的时候，CPU2不能操作缓存了该内存地址的缓存。
    处理器使用总线锁就是来解决这个问题的。所谓总线锁就是使用处理器提供的一个LOCK#信号，当一个处理器在总线输出此信号时，其他处理器的请求将被阻塞住，那么该处理器就可以独占共享内存。
2）使用缓存锁保证原子性
       第二个机制就是通过缓存锁定来保证原子性。在某一时刻，我们只需要保证针对单独某一个内存地址的操作是原子性的即可，但总线锁定把CPU和内存之间的通信锁住了，是的锁定期间，其他处理器不能操作其他内存地址的数据，所以总线锁定的开销比较大，目前处理器在某些场合下使用缓存锁定代替总线锁定来进行优化。
       频繁使用的内存会缓存在处理器的L1、L2和L3高速缓存里，那么原子操作就可以直接在处理器内部缓存进行，并不需要声明总线锁。在Pentium6和目前的处理器中可以使用“缓存锁定”的方式来实现复杂的原子性操作。
       何为缓存锁定，所谓缓存锁定是指内存区域如果被缓存在处理器的缓存行中，并且在Lock操作期间被锁定，那么当他执行所操作回写到内存时，处理器本在总线上声言LOCK#信号，而是修改内部的内存地址，并允许他的缓存一致性机制来保证操作的原子性，因为缓存一致性机制会阻止同时修改由两个以上处理器缓存的内存区域数据，当其他处理器回写已被锁定的缓存行的数据时，会使缓存行无效。
但是有两种情况下处理器不会使用缓存锁定
       一、当操作的数据不能被缓存在处理器内部，或操作的数据跨多个缓存行时，则处理器会调用总线锁定。
       二、有些处理器不支持缓存锁定，对于Intel486和Pentium处理器，就算锁定的内存区域在处理器的缓存行中工业灰调用总线锁定。
       针对以上两个机制，Intel处理器提供了很多Lock前缀的指令来实现。例如，位测试和修改指令：BTS、BTR、BTC；教皇之年XADD、CMPXCHG，以及其他一些操作数和逻辑指令（如ADD、OR等）。被这些指令操作的内存区域就会加锁，导致其他处理器不能同时访问它。