2_Clocking_2

(4)由四个时钟电路输出的时钟包括:SYS_CLK,BUS_CLK,SLOW_CLK(FLASH_CLK)

avatar

  • Internal clocking requirements:

avatar

(5)每个时钟源都有一个参考分频器,用于MCU上的模块和外设:

  • SPLLDIV1_CLK/SPLLDIV2_CLK
  • FIRCDIV1_CLK/SCG_FIRCDIV2_CLK
  • SIRCDIV1_CLK/SIRCDIV2_CLK
  • SOSCDIV1_CLK/SOSCDIV2_CLK

avatar

上一篇:Clocking_1

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值