(4)由四个时钟电路输出的时钟包括:SYS_CLK,BUS_CLK,SLOW_CLK(FLASH_CLK)。
- Internal clocking requirements:
(5)每个时钟源都有一个参考分频器,用于MCU上的模块和外设:
- SPLLDIV1_CLK/SPLLDIV2_CLK
- FIRCDIV1_CLK/SCG_FIRCDIV2_CLK
- SIRCDIV1_CLK/SIRCDIV2_CLK
- SOSCDIV1_CLK/SOSCDIV2_CLK
(4)由四个时钟电路输出的时钟包括:SYS_CLK,BUS_CLK,SLOW_CLK(FLASH_CLK)。
(5)每个时钟源都有一个参考分频器,用于MCU上的模块和外设: