计算机系统结构之三

什么是总线

总线是用于互连计算机、CPU、存储器、I/O接口及外围设备、 远程通信设备间信息传送通路的集合

总线按在系统中的 位置 分 芯片级（CPU芯片内的总线）、板级（连接插件板内的各个组件，也称局部总线或内部总线）和系统级（系统间或主机与I/O接口或设备之间的总线）等 3 级。

总线与其相配合的附属控制电路统称为总线系统。 按信息传送功能、性能的不同，有 数据线 ， 地址线 ，命令、 时序和中断信号等 控制/状态线 ，电源线，地线及备用线等

就总线允许信息传送的方向来说，可以有 单向传输 和 双向传输 两种。

双向传输又有 半双向 和 全双向 的不同。

总线按用法可分为 专用 和 非专用 两类。

只连接一对 物理部件 的总线称专用总线。

其优点是

1.多个部件可以同时收/发信息，不争用总线， 系统流量高 ；

2.通信时不用指明源和目的， 控制简单 ；

3.任何总线的失效只会使连于该总线的两个部件不能直接通信，但它们 仍可通过其他部件间接通信，因而 系统可靠 。

专用总线的缺点是 总线数多 。

集中式总线的控制

优先次序的确定可以 有串行链接 、 定时查询 和 独立请求 3种不同的方式， 也可以是它们的结合。

采用何种方式取决于控制线数目、总线分配速度、灵活性、可靠性等因素的综合权衡。

• 串行链接方式获得使用总线权的优先次序是由“总线可用”线所接部件的物理位置来决定的，离总线控制器越近的部件其优先级越高。

定时查询的缺点

是控制线的线数较多，需 2+┌log 2 N┐ 根；可以共享总线的部件数受限于定时查询线的线数（编址能力），扩展性稍差；控制较为复杂；总线分配的速度取决于计数信号的频率和部件数，不能很高。

数据宽度与总线线数

1.数据宽度

数据宽度是I/O设备取得 I/O总线 后所传送数据的总量。

数据宽度有单字（单字节）、定长块、可变长块、单字加定长块和单字加可变长块等之分。

单字（单字节） 宽度适合于输入机、打印机等低速设备。

定长块宽度适合于 磁盘 等高速设备，可以充分利用总线带宽。

可变长块宽度适合于高优先级的中高速磁带、 磁盘 等设备，

对于挂有速度较低而优先级较高的设备的总线，可以采用单字加定长块传送。

采用单字加可变长块的传送，是一种灵活有效却复杂、开销大的方法。

总线要有发送/接收电路、传输导线或电缆、转接插头和电源等，

在满足性能前提下应尽量减少线数。总线线数可通过采用线的功能 组合 、 编码 和 并/串一串/并转换 来减少。

总线标准一般包括 机械 、 功能 、 电气 及 过程 （同步）等4个方面的标准

I/O系统概述

I/O (输入/输出）系统包括输入/输出设备、设备控制器及与输入/输出操作有关的软、硬件。

输入/输出系统的发展经历了3个阶段，相对应于3种方式，即程序控制I/O(包括全软件的、程序查询的、中断驱动的）、直接存储器访问（DMA)及I/O处理机方式。它们可分别用于不同的计算机系统，也可用于同一系统。

输入/输出设备分外存和传输设备两大类。外存有磁盘、磁带、光盘等。传输设备有键盘、鼠标、光笔、显示器、各种打印/印字机、声音输入/输出设备、图形扫描器、网络驱动器等。

启动I/O指令是主要的输入/输出指令，属于管态指令

通道处理机的工作原理

 

根据通道数据传送期中信息传送方式的不同，可分为字节多路、数组多路和选择3类通道。

字节多路通道适用于连接大量的像光电机等字符类低速设备。（单字节）

数组多路通道适合于连接多台磁盘等高速设备。（定长块）

选择通道适合于连接优先级高的磁盘等高速设备（不定长块）

通道流量的设计

通道流量是通道在数据传送期内，单位时间内传送的字节数。它能达到的最大流量称通道极限流量

字节多路通道每选择一台设备只传送一个字节，其通道极限流量

 

数组多路通道每选择一台设备可传送完K个字节。如果要传送N个字节，就得分⌈ N/K ⌉ 次传送才行，每次传送都要选一次设备，通道极限流量

根据通道数据传送期中信息传送方式的不同,通道可分为（字节多路） 、（选择） 和数组多路三类通道。

输入／输出系统的3种控制方式是 程序控制I/O 、直接存储器访问及 I/O处理机方式

 

存储体系及其分支

存储体系（即存储层次）是让构成存储系统的几种不同的存储器（M1~Mn）之间，配上辅助软、硬件或辅助硬件，使之从应用程序员角度来看，它们在逻辑上是一个整体。

• 虚拟存储器

虚拟存储器 是因主存 容量 满足不了要求而提出来的。在主存和辅存之间，增设辅助的软、硬件设备，让它们构成一个整体，所以也称为主存一辅存存储层次

• cache存储器

因主存 速度 满足不了要求而引出了Cache存储器。在CPU和主存之间增设高速、小容量、每位价格较高的Cache，用辅助硬件将Cache和主存构成整体，Cache存储器不仅对 应用程序员 是透明的， 而且对 系统程序员 也是透明的。

多级存储层次

命中率H定义为CPU产生的逻辑地址能在M1中访问到（命中到）的概率。

命中率H与程序的 地址流 、所采用的 地址预判算法 及的 容量 都有很大关系，即H越接近于1越好