- 博客(2)
- 收藏
- 关注
原创 Verilog硬件-vivado的ip无输出怎么解决
使用vivado例化IP(乘法器、RAM)之后有时候出现没有输出的结果可能有以下原因:1、ip自带流水线、寄存器,但例化的时候没有输入时钟CLK;2、仿真文件testbench中初始化时间太短,延长初始化时间即可...
2022-03-16 17:21:59 1499
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
使用vivado例化IP(乘法器、RAM)之后有时候出现没有输出的结果可能有以下原因:1、ip自带流水线、寄存器,但例化的时候没有输入时钟CLK;2、仿真文件testbench中初始化时间太短,延长初始化时间即可...
2022-03-16 17:21:59 1499
TA创建的收藏夹 TA关注的收藏夹
TA关注的人