PHY原理设计 & Layout CheckList

已于 2024-05-27 17:15:45 修改
阅读量411 收藏 8
点赞数 8
分类专栏： 电脑主板， DDR, 手机类高速电路 文章标签： 其他
于 2024-01-05 08:24:09 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39305628/article/details/135332939
版权

仔细研读SMSC/Microchip LAN8720 Ethernet Physical layer layout guidlines(AN186)
https://www.microchip.com/en-us/application-notes/an186
1 Rx差分对, Tx差分对
2. Rx, Tx差分线上拉50ohm RES(PHY内部差分线路上的大电阻，两个50 X2串联PYH内部电阻得到100ohhm),从而匹配导线100ohm阻抗，来减少发射影响
3.在PHY芯片需要整块地，用来减少电流回路
3. 在Magnetic & Connector，不需要Gnd & PwR plane,来减少磁性器件带来的干扰。
4. 在Tx, Rx P/N上适当加些10PF电容，来去除毛刺。
5. RMII interface is 68ohm RES，Tx ad Rx are separated.
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

  1. 差分线布线
    在这里插入图片描述
Kent Gu
关注
  • 8
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
以太网PHY原理及运用.doc
03-31
电流、电压驱动型PHY原理与应用 常见的PHY的MDI端口有两种类型：一个是电流驱动型，一个是电压驱动型。 所谓电流驱动，就是需要从外部提供电压，以满足内部对电流的吸取。这种PHY如BCM5248/5488S等，它们需要从...
原理图检查checklist.docx
02-18
原理图检查Checklist 原理图检查是硬件设计师不可或缺的一步骤，旨在规避常见错误，提高硬件设计水平。本 Checklist 含有 FPGA、DDR、各种外设的检查内容，旨在确保硬件设计的可靠性和稳定性。 检视规则 1. 原理...
PHY和网络变压器的PCB布局(Layout)规则
李家小院
11-02 1万+
1. PHY距离网络变压器的距离要≥25mm，以便于将PHY和网络变压器有效隔离，减少EMI干扰，见下图。 2. PHY和PHY的差分对到PCB边沿的距离至少25mm。 3. PHY的差分对若有49.9Ω上拉电阻需靠近PHY摆放。 图1 布线时PHY和变压器、变压器和RJ45的距离考虑（来自于SMSC的AN18.6） 4. 差分线上的共模电容用于高频衰减，共模电容靠近网络变压器摆放，见...
Ethernet（以太网）之一 详解 MAC、MII、PHY
不能让自己太安逸，努力奋斗才是真
03-20 5199
结构   从硬件的角度看，以太网接口电路主要由MAC（Media Access Control）控制器和物理层接口PHY（Physical Layer，PHY）两大部分构成。如下图所示   但是，在实际的设计中，以上三部分并不一定独立分开的。 由于，PHY整合了大量模拟硬件，而MAC是典型的全数字器件。考虑到芯片面积及模拟/数字混合架构的原因，通常，将MAC集成进微控制器而将PHY留在片外。更灵活、密度更高的芯片技术已经可以实现MAC和PHY的单芯片整合。可分为下列几种类型: CPU集成MAC与PHY
以太网详解（三）-PHY Transceiver硬件设计注意事项
sternlycore的博客
04-14 1万+
以太网接口硬件设计中，现在CPU集成度越来越高，都会集成MAC，而对于硬件设计来说，只需要外接PHY Transceiver IC即可实现以太网通信，而PHY芯片（以百兆为例）外围电路基本如下所示： RJ45连接器 ESD保护芯片 网络变压器 PHY Transciver MAC Controller 晶体 电源 状态指示灯 RJ45连接器 ...
以太网详解四
肥嘟嘟的左卫门
09-15 2392
以太网接口硬件设计中，现在CPU集成度越来越高，都会集成MAC，而对于硬件设计来说，只需要外接PHY Transceiver IC即可实现以太网通信，而PHY芯片（以百兆为例）外围电路基本如下所示： RJ45连接器 ESD保护芯片 网络变压器 PHY Transciver MAC Controller 晶体 电源 状态指示灯 RJ45连接器 RJ是Registered Jack的缩写，意思是“注册的插座”。在FCC（美国联邦通信委员会标准和规章）中RJ是描述公用电信网络的接口，计算机网
MIPI DPHY&CPHY接口描述及FPGA实现要点
haoxingheng的专栏
05-19 1万+
———作者：Hello，Panda MIPI是移动领域最主流的视频传输接口规范，没有之一，目前应用最广泛的是MIPI DPHY和MIPI CPHY两组协议簇（另外还有MIPI MPHY，属于...
解密电路中的上拉和下拉电阻
左超
03-03 1530
上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路必须加上拉电阻，才能使用。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯
PHY芯片LAYOUT注意事项.pdf
11-11
PHY芯片LAYOUT注意事项 SMSC 10M /100M 以太网PHY芯片布线指导，大部分规则是通用的，在此奉献给大家
PCI Express PHY PCB Layout Guideline
12-04
AN10373 PCI Express PHY PCB Layout Guideline This document provides a practical guideline for incorporating the PCI Express PHY IC layout into the PCB design.
PHY芯片UTP接口直连设计
07-11
PHY芯片直连
以太网PHY直接连接
kingsai2012的博客
03-21 1万+
不使用网变，而直接使用电容耦合以减少BOM cost和PCB布局面积，在以太网连接（PHYs）是一种常用的做法。 最常用的一种做法参见下图： 当接收端内部还有偏置电压是可使用如下的方式连接。 当接收端内部没有偏置电压时可采用以下这种连接方式，也是最常用的连接方式： 通常偏置上拉电阻为50ohm，传输电流按20mA计算。 总结：1.以太网PHY连
PHY芯片快速深度理解（持续更新中……）
热门推荐
daisy.skye的博客
04-11 4万+
物理层芯片称为PHY、数据链路层芯片称为MAC。可以看到PHY的数据是RJ45网络接口（网线口）穿过了的差分信号，而PHY作用就是将差分信号转为数字信号，这块内容不用深究，制造商都设计好了。那我们干什么呢？（主要是对phy芯片进行模式选择，比如工作速率，工作模式）为什么要熟悉RJ45网口上面说到针对phy芯片我们只要进行模式选择（下文会介绍使用mdio接口，通过寄存器控制）那模式选择后，如何查看是否有效呢？最简单直接的就是通过RJ45网口的指示灯查看。
以太网详解二
肥嘟嘟的左卫门
09-15 4851
结构   从硬件的角度看，以太网接口电路主要由MAC（Media Access Control）控制器和物理层接口PHY（Physical Layer，PHY）两大部分构成。如下图所示   但是，在实际的设计中，以上三部分并不一定独立分开的。 由于，PHY整合了大量模拟硬件，而MAC是典型的全数字器件。考虑到芯片面积及模拟/数字混合架构的原因，通常，将MAC集成进微控制器而将PHY留在片外。更灵活、密度更高的芯片技术已经可以实现MAC和PHY的单芯片整合。可分为下列几种类型: CPU集成MAC与PHY。
QT属性动画--设置样式属性(其他属性)
lizequan的博客
03-02 5086
这里写自定义目录标题故事背景遇到的问题解决过程最终方法感悟 故事背景   最近在制作一个按钮切换的动画特效中接触了属性动画这部分内容，并由此产生了一些思考。 遇到的问题 解决过程 最终方法 感悟 ...
Volatile的其他特性
我想月薪过万的博客
03-03 3701
2.1 volatile总体概览 在上一节中，我们已经研究完了volatile可以实现并发下共享变量的可见性，volatile除了保证可见性外，volatile还具备如下一些突出的特性： volatile的原子性问题：volatile不能保证原子性操作 禁止指令重排序：volatile可以防止指令重排序操作 2.2 volatile不保证原子性 2.3 代码测试 package Ls; /** * 目标：研究Volatile的原子性操作 * <p> * 基本观点：V.
【安卓基础】Android直接通过路径来操作其他应用的私有目录，可以吗？
m0_48179608的博客
03-02 7380
在上篇文章[【安卓基础】一文搞懂Android历代版本文件访问权限变化](https://blog.csdn.net/m0_48179608/article/details/122838494)我们对同一个应用的的文件访问权限做了比较。 那么不同应用之间文件访问又有什么限制呢？我们准备分二到三篇文件来阐述。 这篇文章，主要来看下不同系统版本下，我们直接通过路径来访问其它应用的**内部存储、外部存储私有目录**，看看能不能访问以及不同系统版本的区别。
Silane-PEG-NHS，SIL-PEG-NHS，可以用来修饰蛋白质、多肽以及其他活性基团，NHS-PEG-Silane
qq_39152602的博客
03-03 3353
英文名称：Silane-PEG-NHS 中文名称：硅烷-聚乙二醇-活性酯 分子量：1k，2k，3.4k，5k，10k，20k（可按需定制） 质量控制：95%+ 存储条件：-20°C，避光，避湿 用 途：仅供科研实验使用，不用于诊治 外观: 固体或粘性液体，取决于分子量 注意事项：取用一定要干燥，避免频繁的溶解和冻干 溶解性：溶于大部分有机溶剂，如：DCM、DMF、DMSO、THF等等。在水中有很好的溶解性 取用：现配现用，将包装从冰箱中取出，置于干燥器中缓慢升至室温，打开瓶盖，取用。取用.
[Golang]力扣Leetcode—中级算法—其他—两整数之和（位运算）
皮埃尔的博客
03-03 2727
[Golang]力扣Leetcode—中级算法—其他—两整数之和（位运算）
mipi c-phy layout
最新发布
08-08
Mipi C-phy是一种用于移动设备和显示系统的串行传输接口。它支持高速传输和低功耗操作，为移动设备提供了高质量的图像和视频传输。 Mipi C-phy的布局是指针对C-phy接口电路设计的布局要求。在进行C-phy电路设计时，需要考虑到布线、信号完整性和电磁兼容性等因素。 首先，在C-phy的布局中，需要注意布线的走向和连接方式。布线应该尽量短，以减少信号的传输延迟和功耗。同时，需要避免信号线之间的串扰和干扰，可以采用分层布线和正确的地线设计来实现。 其次，C-phy的布局还要考虑信号完整性的问题。由于C-phy支持高速传输，因此信号的匹配阻抗和阻抗控制非常重要。在布局过程中，需要确保信号线和地线之间的阻抗匹配，并通过布线层的划分和电气规则的设置来保证信号的完整性。 最后，电磁兼容性也是C-phy布局的重要考虑因素。在设备中，会存在许多发射和接收其他信号的模块，因此布局中要避免电磁干扰和辐射问题。可以采用屏蔽技术、地线和电源的隔离等方法来减少电磁干扰。 总之，Mipi C-phy的布局要求在布线、信号完整性和电磁兼容性等方面都需要特别注意。只有合理和精确的C-phy布局设计，才能保证接口的高性能和稳定性，满足移动设备和显示系统的需求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值