32f4怎样同时采集两个adc_基于JESD204C的高速采样ADC的FMC子板设计

最新推荐文章于 2024-08-21 19:09:25 发布

weixin_39525812

最新推荐文章于 2024-08-21 19:09:25 发布

阅读量322

点赞数

文章标签： 32f4怎样同时采集两个adc

本文链接：https://blog.csdn.net/weixin_39525812/article/details/111698405

版权

本文介绍了一种基于JESD204C接口的高速FMC-ADC子板设计，核心是使用ADC12DJ5200RF芯片实现双通道5.2Gsps或单通道10.4Gsps的高速采样。设计涵盖了ADC电路、时钟控制、电源转换和FMC接口的详细方案，特别强调了如何通过JESD204C协议实现多通道同步和高精度信号采集。

摘要由CSDN通过智能技术生成

1、引言

FMC-ADC子卡为FMC子卡结构，通过FMC接口安装在信号处理载板上，完成信号采集功能。ADC卡一般采用ADC芯片，进行信号采集。现有的FMC-ADC子卡通过FMC连接器供电，一般支持2、4、6、8通道。在一些信号采集要求更高的情况下，通道数量需要更多，采集速率要依然保持高速，当通道增加后由于多个通道时钟信号的匹配难度和多通道的时钟信号电路器件多容易对采集信号高频电路信号造成干扰，所以难以实现多通道性能优良的高速率FMC-ADC子卡，典型FMC-ADC设计原理框架如图1所示。

图1 子板组成框图

2、设计方案

2.1、子板整体结构概述

子板的组成框图如图1所示，主要由ADC、时钟控制、电源转换以及FMC接口组成。数模转换器使用JESD204C接口的ADC12DJ5200RF芯片，可以直接对输入频率从DC采样到10GHz以上。时钟控制电路对外部输入的时钟信号或板载晶振进行锁相倍频以及功放，从而为ADC提供采样时钟和SYSREF参考时钟，同时将功分后的SYSREF参考时钟和基准时钟通过FMC接口送给FPGA。模块所需的电源品种较多，主要由DC/DC和低压差线线性稳压器（LDO）芯片提供，同时电源的滤波和去耦对输出的波形质量有着重要的影响。模块所需的控制信号以及高速串行信号通过FMC接口与载板的FPGA连接。

2.2、模数转换（ADC）