7a系列mrcc xilinx_XILINX 7系列FPGA_时钟篇

目录一览0.转载说明

1.时钟结构简介

2.时钟区域简介

3.时钟操作法则

4.CMT简介

0.转载说明

FPGA开发，不知道所使用组件的特性，怎能开发出优秀的设计呢！！！

老早就想整理7系列FPGA的时钟结构，发现“小青菜哥哥”这位博主整理得非常棒，因此就转载整理合并过来，供大家参考，当然这篇文章基本就是点到为止，更多细节内容还需要查阅原文官方文档7 Series FPGAs Clocking Resources User Guide​www.xilinx.com

以后有机会总结Ultrascale+系列的时钟结构，敬请期待。

原文链接：

原文图片均参考自7 Series FPGAs Clocking Resources User Guide​www.xilinx.com

1.时钟结构简介

说起XILINX的FPGA时钟结构，7系列FPGA的时钟结构和前面几个系列的时钟结构有了很大的区别，7系列的时钟结构如图所示，理解了这张图，咱们就对7系列的FPGA时钟结构了如指掌，下面咱们就聊聊这张图：

Clock Region：FPGA内部分成了很多个时钟区域。

Horizontal Center：FPGA被Horizontal Center分成上下两个部分，每个部分包含16个BUFG

Clock Backbone：全局时钟线的主干道，将FPGA分成了左右两部分，所有的全局时钟布线均要从此经过。

HROW：水平时钟线，从水平方向贯穿每个时钟区域的中心区域，将时钟区域分成上下完全一致的两部分。全局时钟线进入每个时钟区域的逻辑资源时，必须经过水平时钟线。

I/O Column：外部信号/时钟输入管脚。

CMT Backbone：对于相邻时钟区域的时钟布线，可以不使用珍贵的全局时钟网络，而使用每个时钟区域都包含的CMT Backbone通道。

CMT Column：每个时钟区域都包含一个CMT，一个CMT由一个MMCM和一个PLL组成。

GT Column：内含高速串行收发器。

总结来说&