matlab ones函数_Matlab中相见恨晚的命令（持续更新）

最新推荐文章于 2024-04-26 15:24:23 发布

IAmAngry.

最新推荐文章于 2024-04-26 15:24:23 发布

阅读量1.6k

点赞数 2

文章标签： matlab ones函数 matlab subplot用法 matlab中.*和*的区别 matlab功率谱 matlab注释 matlab谱峭度程序

知乎上有个“有哪些让人相见恨晚的Matlab命令”的话题，很多答主提供的命令确实很实用，为了更方便大家的学习，我就知乎上的答案和我自己想到的都综合整理成了一篇文章，把我觉得很实用的指令整理出来。

知乎原答案链接

dbstop if error

如果运行出错，matlab会自动停在出错的那一行，并保存相关变量，非常好用的指令，谁用谁知道。

配合这个指令一起使用的是dbup和dbdown，这两个指令用于workspace间切换查看变量调试，dbup是调到上层workspace，dbdown是返回。

linkaxes

当使用subplot作图时，想要同时缩放多幅图，就可以使用该指令

figure;
ax(1) = subplot(211);
plot(sig1);ylim([-2,2]);grid on
ax(2) = subplot(212);
plot(sig2);ylim([-2,2]);grid on
linkaxes(ax, 'xy');                    %x轴和y轴都同步，也可以单独指定x或者y

效果如下：

yyaxis right

当我们要把两个波形画到一个图中时，大家都知道可以使用hold on，但如果两个波形的值域相差很大时，如下：

如果我们使用了 yyaxis right

plot(sig1);
yyaxis right
plot(sig2);

折叠注释内容

使用下面的注释方式可以将注释后的内容折叠起来

deal

可简化初始化的代码

% 要初始化4个矩阵
A = zeros(3,4);
B = zeros(3,4);
C = zeros(3,4);
D = zeros(3,4);

使用了deal，一行搞定：

[A,B,C,D] = deal(zeros(3,4));

如果初始化内容不同，也可以使用deal,

%% 原始程序
A = zeros(3,4);
B = [];
C = ones(2);
D = cell(2);
%% 使用deal的程序
[A,B,C,D] = deal(zeros(3,4), [], ones(2), cell(2));

查看Matlab函数源代码

有时觉得自己写的程序不规范，想参考Matlab官方是怎么写的，比如想看SVM分类器是怎么写的，可以输入

edit ClassificationSVM.m

fdatool

设计滤波器必备利器，在Matlab2019中还能用，但提示以后要换成filterDesigner了，设计完滤波器后可以把系数导出，还能直接导出成Xilinx FPGA开发软件可以识别的coe文件。

条件断点

比如我们写了下面的代码：

n = 1000;
for i=1:n
    xxx
end

我们想在i=100的时候停下来，可以在编辑器边缘右键，设置条件断点。

再设置我们想要的条件就好了

先整理到这里，后面不定期更新

FPGA

Vivado中jobs和threads的区别？选择多个jobs能加快实现速度么？
SystemVerilog教程之数据类型1
Vivado中模块封装成edif和dcp
FPGA 中的有符号数乘法
为什么推荐使用XPM？
RAM IP Core中 Write First Read First和No Change的区别
Vivado调试小结：ILA debug中的数据也许并不可信
FPGA复位的正确打开方式
如何使用Git进行Vivado工程的管理
大家一致避免使用的锁存器为什么依然存在于FPGA中？我们对锁存器有什么误解？
影响FPGA时序的进位链(Carry Chain)，你用对了么？？
Virtex7 Microblaze下DDR3测试
Matlab高效编程技巧
生成Verilog HDL例化模板
DCM/DLL/PLL/MMCM区别

FPGA时序约束教程

FPGA时序约束理论篇之建立保持时间
FPGA时序约束理论篇之时序路径与时序模型

3. FPGA时序约束理论篇之IO约束 4. FPGA时序约束理论篇之时钟周期约束 5. FPGA时序约束理论篇之两种时序例外 6. FPGA时序约束理论篇之xdc约束优先级 7. FPGA时序约束实战篇之梳理时钟树 8. FPGA时序约束实战篇之主时钟约束 9. FPGA时序约束实战篇之衍生时钟约束 10. FPGA时序约束实战篇之延迟约束 11. FPGA时序约束实战篇之伪路径约束 12. FPGA时序约束实战篇之多周期路径约束 13. Vivado时序约束辅助工具 14. FPGA时序约束之Tcl命令的对象及属性

C++