在过去的几十年中,数字技术极具发展,出现了大量廉价,轻便,可编程的数字处理器。其工作特点是,可以在CLK信号的同步下,完成加和乘的运算。在数学上,就是对序列信号的处理。
数字系统的结构如下:
现实的信号在经过ADC以一定的频率采样后,成为时间离散的序列,DSP对信号进行处理,然后再通过DAC把序列变成现实世界中的连续时间信号。
那么采样频率应该如何确定,才能使离散时间处理系统的作用看起来和连续时间系统的作用是一样的呢?
这需要用数学进行一个推演:离散序列如何才能唯一的表征一个连续时间信号。
采样定理
一般来讲,我们不能指望一个信号能唯一地由一组等间隔的样本值来表征。例如,