ddr2的上电顺序_DDR DDR2 DDR3设计总结指导手册.pdf

DDR DDR2 DDR3 设计总结指导手册

一、DDR的布线分析与设计

二、DDR 电路的信号完整性

三、DDR Layout Guide

四、DDR 设计建议

五、DDR 实例设计指导

六、DDR design checklist

七、DDR 信号完整性

SDRAM DDR DDR2 DDR3 电路及 PCB 设计

原理上

1，给足DDR 2.5V电源足够的滤波 10UF 大电容每颗RAM需要一个。

2，0.1UF与1nF电容半对半数放置。

3，REF上拉电源保证足够的滤波，容值的选择同上。并在源端串磁珠。

4，CLK 在源端串电阻，并接电容到地。若是两颗 ram，CLK 之间需在 IC 接收端

并电阻(100-200),也可在此处上下拉。

5 ， DDR 的 所 有 的 线 在 源 端 匹 配 ( 串 电 阻 )， DATA,

ADDRESS,CLK,DQS,DM,CLKE,WE,CS,RAS,CAS.

6，DQS DM CLK 源端电阻必须是单颗的，不得用排阻。

7,DDR 附近的走线，为了避免被串扰，中速线串电阻，低速线串磁珠滤波处理！

PCB layout上

1，首先看 CPU 他的 DDR pin 是否良好，大公司或者成熟的产品他的 pin 定义是

非常合理的。我们需要他的线都能完整扇出，以保证我们的layout。

2，所有的DDR线 如果能走到全部走到内层，只留器件在表层，最好，这种情况</