标准传输率和总线带宽_计算机组成原理 系统总线

2.1 总线概述

任意时刻，只允许有一个部件向总线发送信息

片内总线，系统总线，通信总线

三总线结构：DB，AD，CB。方向的区别，宽度的计算

典型的控制线有哪些？

包括复位信号线、时钟线和中断相关的一些信号线 以及总线请求、存储器读写、I/O读写忙闲检测等等，后面还会具体学

DMA总线：根据cpu指示，将数据直接从io设备传输到主存，不占用cpu和主存总线

总线设计的一些图示：

IO总线：方便扩展IO，但如果没有DMA总线，缺点是IO设备与主存交换信息需要占用CPU

DMA总线：同上

IO，主存，CPU串单总线：原则上IO与主存交流不占用CPU,但此设计冲突率高，影响整体性能

M总线。

各种总线结构：根据部件分析一下就完了

总线标准举例：ISA/AT总线 EISA VESA(VL-BUS) PCI AGP RS-232C USB

通信总线：串行传输，并行传输。适用情况，速度对比

总线特性

机械特性

电气特性：电平范围。逻辑0逻辑1

功能特性：DBABCB

时间特性：信号的时序关系

总线的性能指标：

总线宽度：数据位数，线的根数

总线带宽：数据传输速率

时钟同步方式：同步，异步

总线复用：ABDBCB复用

信号线数：三总线一共多少根

总线控制方式：突发工作，仲裁方式等

其他。

2.2 总线控制

总线事务的定义。主设备，从设备

总线事务一般分为地址阶段和数据阶段

突发传送事务

总线判优：用逻辑电路决定主设备同时申请使用总线时如何分配。等级性，公平性，响应速度

判优逻辑电路分类：分布式：自举分布式，冲突检测分布式，并行竞争分布式（不需要懂）；集中式：

链式查询：BSBRBG。支持优先级，连接简单便于扩充。很怕电路故障，优先级低的设备很难获得使用权

计数器定时查询：电路内有计时器 BSBR 设备地址线。对故障不敏感，但增设了设备地址线，系统更为复杂（设备地址线数量由设备数决定）。

独立请求方式：BRBG 电路内有排队器。响应速度快，优先级控制灵活。控制线数目多，使系统的连线更为复杂

图在p58

总线通信控制：解决数据收发双方之间的通信协调配合问题

总线周期：

申请分配阶段：各主模块申请，总线仲裁器选中合适的模块

寻址阶段：主模块发出地址和命令

传数阶段：主从模块之间交换数据

结束阶段：主模块撤销有关信息

同步通信：时钟信号。读写时序图

p60

总线带宽，可理解为总线的数据传输“速率”，用总线工作频率×总线宽度

总线的“数据传输率”，也是总线带宽。总线的工作频率，=1（秒）除以总线一个传输周期所用的时间。一个传输周期所用的时间=时钟周期数×一个时钟周期需要的时间。一个时钟周期需要的时间=1（秒）除以时钟频率。

异步通信：握手信号：

不互锁：IO

半互锁：共享内存

全互锁：网络

p62，图示中的箭头没必要定义，只是一种时序关系

异步串行通信的数据传输速率用波特率来衡量，记作波率，单位时间传输的比特数。

画图说明用异步串行传输方式传送数据95H，要求字符格式。。。起始位为0，然后是数据的最低位到最高位然后是奇/偶校验位，终止位为1。附加位由题目决定。

进制转化，会吗？？?

只考虑有效数据位的传输速率，叫比特率。

同步传输速度高于异步，因为同步不需要附加位，只在数据块的前面加同步字符SYN

半同步通信：时钟信号控制节奏，wait控制线实现握手，使异速设备可以同步通信

p65

分离式通信：

主从模块都有权申请总线，都可算作主模块

无握手开销，传输数据时使用同步通信

各模块准备数据时，不占用总线

充分挖掘系统总线每个瞬间的潜力

典型的总线控制信号：

时钟clock：用于总线同步

复位reset：初始化所有设备

总线请求busrequest：设备希望使用总线

总线允许busgrant

中断请求

中断应答

存储器读READ存储器写WRITE

IO读IO写IO READ,IO WRITE

传输确认：数据传输成功