verilog设置24进制计数器_阅读笔记：《Verilog HDL入门》第3章 Verilog语言要素

3.1标识符

1.Verilog中的Identifier是由任意字母、数字、下划线和$符号组成的，第一个字符必须是字母或者下划线。区分大小写。

2.Escaped Identifier是为了解决简单标识符不能以数字和$符号开头的缺点。如下所示：

3.关键字。我的理解是保留字包括关键字，verilog中关键字都是小写的。

3.2注释

1. /* */

2. //

3.3格式

语句结构既可以跨越多行编写，也可以在一行内编写。

3.4系统任务和系统函数

以$开头的标识符被认为是系统任务或者系统函数。任务可以返回0个或者多个值，函数只能返回一个值。函数的执行不允许由任何延迟，任务可以有延迟。但是系统任务不能有延迟。简单做个测试，但是发现控制台没有输出。

3.5编译器指令

某些以`（反引号）开头的标志符是编译器指令。

1. `define和`undef指令：宏定义以及取消前面的宏