cache写回法 verilog实现_Cache & Related Part2

最新推荐文章于 2023-01-06 08:30:22 发布
最新推荐文章于 2023-01-06 08:30:22 发布
阅读量706 收藏 1
点赞数
文章标签： cache写回法 verilog实现
本文介绍了cache的基础知识，包括直接映射、全关联和组关联三种缓存映射方式，以及write-back和write-through策略。讨论了多级缓存的层次结构和性能优化，如L1、L2、L3缓存的设计选择，并提到了预取技术对性能提升的作用。此外，还探讨了缓存友好的代码编写原则。
摘要由CSDN通过智能技术生成

因为眼镜坏了，这篇文章写起来花了不少功夫，里面还有些错字，请见谅= =

我们上一个 part 聊过了 direct-mapped cache，这一节我们重复一些 cache 的 basics，然后聊 cache 相关的优化。

Recall

我们之前介绍过了 direct-mapped cache，之所以叫这个名字，是因为：

This cache structure is called direct mapped, since each memory location is mapped directly to exactly one location in the cache.

我们上一节中，一个地址可以被分成：

  1. tag
  2. index
  3. offset

而 cache 本身的存储不只是存放地址，它需要存放的是：

  1. Invalid bit
  2. tag
  3. block data

我查了一下，这里 block 的概念比较接近 cacheline 的概念. 我的电脑 lscpu 下试试：

我的台式，使用 lscpu

架构：                           x86_64
CPU 运行模式：                   32-bit, 64-bit
字节序：                         Little Endian
Address sizes:                   43 bits physical, 48 bits virtual
CPU:                             16
在线 CPU 列表：                  0-15
每个核的线程数：                 2
每个座的核数：                   8
座：                             1
NUMA 节点：                      1
厂商 ID：                        AuthenticAMD
CPU 系列：                       23
型号：                           113
型号名称：                       AMD Ryzen 7 3800X 8-Core Processor
步进：                           0
Frequency boost:                 enabled
CPU MHz：                        1961.707
CPU 最大 MHz：                   3900.0000
CPU 最小 MHz：                   2200.0000
BogoMIPS：                       7802.74
虚拟化：                         AMD-V
L1d 缓存：                       256 KiB
L1i 缓存：                       256 KiB
L2 缓存：                        4 MiB
L3 缓存：                        32 MiB
NUMA 节点0 CPU：                 0-15</
最低0.47元/天 解锁文章
weixin_39649478
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
cache写回法 verilog实现_大金哥的超标量处理器学习笔记之2——Cache
weixin_39924329的博客
11-27 1971
本章首先介绍Cache的基本原理，然后叙述提高Cache性能的几种方法，接着论述多端口Cache的实现方法并给出一个AMD的真实例子，最后介绍超标量处理器通过多端口Cache的取指过程。2.1. Cache的一般设计超标量处理器中分支预测和cache直接决定性能，intel每次处理器升级都会提高分支预测精度和cache的命中率及速度，本章先对cache原理进行叙述。由于时间和空间相关性的存在诞生...
高速缓存(Cache)的Verilog代码
05-18
该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件，Cache的详细技术参数包含在.v文件的注释中。 直接相连16KB D_Cache Cache写策略： 写回法+写分配 (二路)组相连16KB I_Cache Cache替换策略: LRU I_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache，再传给CPU，而D_Cache在解决数据读外，还要注意数据写入的问题。本工程可以与arm.v 中的arm 核协同工作，主存使用dram_ctrl_sim。
基于verilog的直接相联cache
qq_40268672的博客
08-20 4112
cache控制器 //直接相联cache，cache大小为32块，主存大小为1024块，1块=4字，1字=32bit //主存地址为12位，其中[1:0]是块内偏移，[6:2]是索引，[11:7]是Tag //cache V+D+Tag+Data=1+1+5+128=135 module cache( input clk, input rst, //cpu<->cache input [11:0]cpu_req_addr, input cpu_req_rw, input cpu_req_val
cache.rar_cache verilog_cache vhdl_verilog cache_verilog cac_vh
07-14
Verilog和VHDL是实现这一目标的强大工具，而“cache.rar_cache verilog_cache vhdl_verilog cache_verilog cac_vh”这个标题和相关标签暗示了文件集合可能提供了从理论到实践的全面缓存设计资源。通过学习和研究这些...
cpu_cache_interrupt.zip_cache_cache verilog_cache 中断_cpu流水_inter
09-24
"cpu_cache_interrupt.zip_cache_cache verilog_cache 中断_cpu流水_inter"这个压缩包文件主要涉及到以下几个关键概念：Cache、Verilog、中断以及CPU流水线。接下来，我们将深入探讨这些主题。 1. **Cache**: Cache...
4路组cache，verilog实现
05-11
本项目将介绍如何使用Verilog硬件描述语言来实现这样的4路组关联Cache。 首先，理解4路组关联的基本概念至关重要。在4路组关联的Cache中，主内存地址被映射到特定的缓存组，而每个组可以存储4条不同的数据。当...
DMA_AHB的verilog硬件实现_ahb dma verilog,ahb dma
08-25
**DMA_AHB Verilog硬件实现详解** DMA（Direct Memory Access，直接内存访问）是一种在处理器之外进行数据传输的技术，它允许外部设备直接与内存交互，无需CPU介入，从而提高系统效率。在嵌入式系统和高性能计算...
Verilog.zip_verilog ram_verilog实现ram
07-14
RAM ,IFFO实现字节的存储器设计，经过验证
Verilog-caches:用 Verilog-HDL 编写的各种缓存
06-10
Verilog 缓存 用 Verilog-HDL 编写的各种缓存。 4way_4word 缓存 4路组相联高速缓存 行大小为 4 个字 缓存替换策略是 LRU 8way_4word 缓存 8路组相联高速缓存 行大小为 4 个字 缓存替换策略为 Pseudo-LRU free_config_cache 默认缓存配置为 8 路组关联 您可以通过发送 cache_config 信号来更改缓存配置 当您在 FPGA 上实现此缓存时，您可以在 FPGA 运行时更改配置
一套cache的Verilog HDL代码
01-19
一套cache仿真Verilog代码，很有用
vhdl超标量带cache的CPU设计.rar
07-09
vhdl超标量带cache的CPU设计.rarvhdl超标量带cache的CPU设计.rar
cache_axi4.rar
08-14
verilog语言实现基于AXI4总线协议的cache缓存设计，该设计可以用于毕业设计，可以拿来直接用！
五级流水线CPU优化：一级cache设计
03-01
采用一级cache设计对五级流水线CPU进行优化，Cache的工作原理是基于程序访问的局部性。根据程序的局部性原理，可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的存储器，把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器，供CPU在一段时间内使用。这对提高程序的运行速度有很大的作用。这个介于主存和CPU之间的高速小容量存储器称作高速缓冲存储器(Cache)。
cache写回法 verilog实现_Linux内核Cache机制
weixin_39895486的博客
11-10 602
1 概述2 Cache重要数据结构和函数2.1 address_space2.2 address_space_operations2.3 find_get_page（） 2.4 add_to_page_cache（）2.5 remove_from_page_cache（）3 Linux内核预读机制3.1 file_ra_state数据结构3.2 do_generic_file_read（）3.3 ...
cache verilog实现
weixin_34353714的博客
06-06 5073
cache原理： https://www.cnblogs.com/mikewolf2002/p/10984976.htmlcache的verilog实现实现的cache是16k, 4way组相连cache，每个set是256 个cacheline，每个cacheline是16 byte，所以总的size是256*4*16=16k byte。我们用23bit物理地址，如下图所示，低4位位cachel...
cache 写回策略
热门推荐
This is Chuanqiz's Blog
12-27 2万+
写回策略主要分两种： 写回（write back ）和 写通（write through）1. write back只有在一个cache行被选中替换回主存时，如果cache 行的数据是修改过的（dirty），才将它写回主存。这种策略，要在Cache中设置一个脏位（dirty bit），用来表示缓存中的cache 行是否被修改过。如果 一个内存块在加载到Cache后未被修改过，Cache直接把该ca
优秀的 Verilog/FPGA开源项目介绍（三十六）-RISC-V（新增一）
OpenFPGA的博客
01-06 1万+
关于RISC-V的二三事risc-v官网❝https://riscv.org/RISC-V（跟我读：“risk----------------five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。这里要明确两个概念：指令集规范（Specification）和处理器实现（Implementation）是两个不同层次的概念，要区分开。指令集（ISA）是规范标准，往往用一本书或几张...
PYTHON小技巧——用类写装饰器
weixin_42817899的博客
10-13 260
PYTHON小技巧——用类写装饰器 最近学到了一个有趣的装饰器写法，就记录一下。 装饰器是一个返回函数的函数。写一个装饰器，除了最常见的在函数中定义函数以外，Python还允许使用类来定义一个装饰器。 1、用类写装饰器 下面用常见的写法实现了一个缓存装饰器。 defcache(func): data= {} defwrapper(*args, **kwargs): key= f'{...
用verilog实现写回策略的 Cache
最新发布
05-18
下面是一个简单的写回策略的Cache的Verilog实现： ```verilog module cache( input clk, input rst, input [31:0] addr, input [31:0] data_in, input write_en, output reg [31:0] data_out ); parameter CACHE_SIZE = 1024; // Cache大小 parameter BLOCK_SIZE = 32; // 块大小 parameter TAG_WIDTH = 16; // 标记位宽度 parameter INDEX_WIDTH = 6; // 索引位宽度 parameter OFFSET_WIDTH = 5; // 偏移量位宽度 reg [CACHE_SIZE/BLOCK_SIZE-1:0] valid; // 有效位数组 reg [CACHE_SIZE/BLOCK_SIZE-1:0] tag; // 标记位数组 reg [CACHE_SIZE/BLOCK_SIZE-1:0] data [BLOCK_SIZE/4-1:0][CACHE_SIZE/BLOCK_SIZE-1:0]; // 数据组织方式为组相联，每个块4个字 reg [INDEX_WIDTH-1:0] index; // 索引变量 reg [OFFSET_WIDTH-1:0] offset; // 偏移量变量 wire [31:0] block_addr; // 块地址变量 wire [31:0] tag_addr; // 标记地址变量 assign index = addr[INDEX_WIDTH+OFFSET_WIDTH-1:OFFSET_WIDTH]; assign offset = addr[OFFSET_WIDTH-1:0]; assign block_addr = {addr[31:OFFSET_WIDTH],{OFFSET_WIDTH{1'b0}}}; assign tag_addr = {addr[31:TAG_WIDTH],{TAG_WIDTH{1'b0}}}; always @(posedge clk or negedge rst) begin if(!rst) begin valid <= 0; tag <= 0; data <= 0; data_out <= 0; end else if(write_en) begin // 写操作 if(valid[index] &amp;&amp; tag[index] == tag_addr) begin // 命中 data[offset/4][index] <= data_in; end else begin // 不命中 if(valid[index]) begin // 踢出数据 // 如果是写回策略，则将块写回到主存 if(tag[index] != tag_addr) begin // 写回操作 // 这里假设有一个主存模块，对于写回请求，将数据写回到主存 memory_write(tag[index]*BLOCK_SIZE, data[0][index]); end end // 读取新数据 data_out <= memory_read(block_addr); // 更新Cache valid[index] <= 1'b1; tag[index] <= tag_addr; data[0][index] <= data_out; end end else begin // 读操作 if(valid[index] &amp;&amp; tag[index] == tag_addr) begin // 命中 data_out <= data[offset/4][index]; end else begin // 不命中 if(valid[index]) begin // 踢出数据 // 如果是写回策略，则将块写回到主存 if(tag[index] != tag_addr) begin // 写回操作 // 这里假设有一个主存模块，对于写回请求，将数据写回到主存 memory_write(tag[index]*BLOCK_SIZE, data[0][index]); end end // 读取新数据 data_out <= memory_read(block_addr); // 更新Cache valid[index] <= 1'b1; tag[index] <= tag_addr; data[0][index] <= data_out; end end end endmodule ``` 这个Cache采用组相联的方式进行数据存储，每个块有4个字，总共有1024个块，所以Cache大小为32KB。标记位16位，索引位6位，偏移量位5位。 在写操作时，如果命中，则将数据写入Cache；如果不命中，则根据写回策略将块写回到主存，并读取新的块数据更新Cache。 在读操作时，如果命中，则从Cache中读取数据；如果不命中，则根据写回策略将块写回到主存，并读取新的块数据更新Cache。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值