电力电子转战数字IC20220705day40——通识+线程

最新推荐文章于 2024-11-11 11:45:00 发布

广工陈奕湘

最新推荐文章于 2024-11-11 11:45:00 发布

阅读量137

点赞数

文章标签： fpga开发

本文链接：https://blog.csdn.net/weixin_39668316/article/details/125628756

版权

今天完成的部分是

验证的方法（060-064）
UVM的简介+组件+环境（065-066）
线程（067-072）
实验3不死心继续尝试，还是失败，已添加到昨天文章
实验4开始

不再跟着打代码了，理解为主，记住原理和应用才重要，学习完线程的使用+通信后也理解了实验3中这部分的内容，但依然没有跑出正确的仿真。（参考实验也不能自动停下，通道id也是不变的，所以拿到的这些东西从一开始就不是完全正确的）

先往下继续走，这周把进度加快些，等再回头来攻克实验3.

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

广工陈奕湘

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

电力电子转战数字IC20220616day26——回顾SV+实验2

weixin_39668316的博客

06-16

1926

路科v2 SV实验2题目解析和代码解读

电力电子转战数字IC20220822day66——断言和序列

weixin_39668316的博客

08-23

939

断言和序列，为断言覆盖率、断言检查时序做准备

参与评论您还未登录，请先登录后发表或查看评论

电力电子转战数字IC20220820day65——uvm实战1B

weixin_39668316的博客

08-20

414

uvm实战1的仿真，主要是功能覆盖率的收集并合并。这是之前没做的SV实验5的内容。

电力电子转战数字IC20220824day68——uvm实战3

weixin_39668316的博客

08-25

678

利用Python实现的寄存器的自动化，生成寄存器模型。

电力电子转战数字IC20220522day6——小数分频

weixin_39668316的博客

05-23

126

一个时钟周期为10ps，5个时钟周期对应43个时钟周期430ps=0.43ns 第一次尝试写出来的代码，5个周期输出是45个时钟周期450ps。检查后发现问题在于，8分频和9分频一直在进行，count也一直在进行。正确的思路应该是：在count为1和3时只执行8分频，在count为0,2,4时只执行9分频。 //8.6分频，1个周期扩张成8.6个，也就是5个周期包括43个时钟周期。 //T=8.6 对应于M.N(即M=8|N = 6). //T也可以表示为 T = M + b/(a+b) 这里的a

电力电子转战数字IC20220621day29——SV随机化

weixin_39668316的博客

06-21

1097

今天学习的是随机化后三个部分：随机函数，数组约束，随机控制 pre和post_randomize等一系列与random有关的随机函数用foreach对动态数组约束，动态数组的元素也可以是句柄 randcase和randsequence产生随机决策树和序列随机数函数 $ra......

电力电子转战数字IC20220818day63——uvm入门实验5

weixin_39668316的博客

08-17

1506

寄存器模型忘了个光，重新看看。

电力电子转战数字IC20220608day19——昨日应刷的视频

weixin_39668316的博客

06-08

194

一天7个视频两天1个实验的难度还是很大，目前day3已完成day1的视频，未完成实验0和day2+3的视频共14个————————————————————————————————————————验证各个组件、组件之间连接、tb的配置和控制还包括编译仿真的流程、结果分析报告、覆盖率检查DUT= design under test 组件之间相互独立，验证组件和设计之间有连接，有通信，验证环境需要clk和rst的驱动遵循硬件设计描述的方式，介绍结构、功能、寄存器、时序。MCDF多通道数据整形器，将多个通道的数据经

电力电子转战数字IC20220529day13——《verilog基本电路设计指导书》续

weixin_39668316的博客

05-29

1574

2.2 编码器 4线-2线优先编码器高位为1则出对应数，高位优先 module huawei (rst,I,O); input rst; input [3:0] I; output [1:0] O; reg [1:0] O; always @(I or O or rst) begin if(!rst) O<=2'b00; else if(I[3]==1) O<=2'b11; else if(I[2]==1) O<=2'b10; else if(I[1]==1) O&lt

电力电子转战数字IC20220721day54——SV实验4+UVM实验3

weixin_39668316的博客

07-21

609

在开始uvm的实验3之前，对之前的层次没啥印象，重新看了一遍实验4，大致是可以理解了。主要就是将原本用mailbox进行传递信号的部分全部替换成tlm端口

电力电子转战数字IC20220709day44——覆盖率

weixin_39668316的博客

07-11

480

SV的覆盖率

电力电子转战数字IC20220722day55——sequence相关

weixin_39668316的博客

07-25

280

sequence，sequencer，driver，item

优化时钟网络之时钟偏移

qq_40894989的博客

11-06

835

所谓时钟偏移（Clock Skew），是指在同步时序电路中，同一个时钟信号到达各个寄存器时钟端口的时间不一致的现象。如下图所示：时钟从源端到达寄存器FF1的时间点为Tclk1，到达寄存器FF2的时间点为Tclk2，因此时间偏移为Tclk2与Tclk1的差。若clk源端记为零时刻点，那么Tclk1和Tclk2分别对应发送时钟路径延迟和捕获时钟路径延迟。时钟偏移可正可负。通常，若数据流向与时钟前进方向相同，则时钟偏移为正；若数据流向与时钟前进方向相反，则时钟偏移为负。

PCIE板卡：基于国产化双FPGA主板的高性能解决方案

Future_alvin的博客

11-05

1059

随着国产化需求的不断增长，尤其是在高性能计算、通信和数据处理领域，一款高度集成的双FPGA主板，搭载JFM7K325T和JFM7V690T FPGA芯片，完全兼容Xilinx的K7和V7架构。这款主板设计成PCIe卡形式，拥有丰富的高速接口和强大的数据处理能力，为需要高性能FPGA加速的场景提供了一种高效、可靠的解决方案。

基于Zynq FPGA对雷龙SD NAND的测试

百锦再的博客

11-07

895

雷龙的 SD NAND 有很多型号，在测试中使用的是 CSNP4GCR01-AMW 与 CSNP32GCR01-AOW。芯片是基于 NAND FLASH 和 SD 控制器实现的 SD 卡。具有强大的坏块管理和纠错功能，并且在意外掉电的情况下同样能保证数据的安全。其特点如下：接口支持 SD2.0 2 线或 4 线；电压支持：2.7V-3.6V；默认模式: 可变时钟速率 0 - 25MHz，高达 12.5 MB/s 的接口速度 (使用 4 条并行数据线)

FMC 扩展子卡6 路 422,8 组 LVDS,8 路 GPIO

FPGA_ADDA的博客

11-11

268

FMC 扩展子卡6 路 422,8 组 LVDS,8 路 GPIO

FPGA学习(10)-数码管

豆瓣闷蒸五花肉坨坨的博客

11-11

764

使用FPGA驱动74HC595点亮数码管，代码从选择哪个数码管亮，点亮数码管哪段到通过芯片写时序，最后将这两个模块连接在一起，输出DIO，SRCLK，RCLK三根线。

EDA是什么？FPGA又是什么？ASIC呢？

cykaw2590的博客

11-08

489

工具的总称，指一系列软件工具的集合，用于支持集成电路（IC）和电子系统的设计、仿真、验证和测试。EDA工具的典型软件包括Cadence、Synopsys、Mentor Graphics等，这些工具广泛用于IC设计、ASIC、SoC等领域的开发。FPGA广泛应用于通信、图像处理、数据加速等场景中，常见的厂商有Xilinx（现为AMD的一部分）和Intel（收购了Altera）。是一种可编程硬件设备，可以通过EDA工具进行设计和编程，以实现不同的逻辑功能。

SystemVerilog学习笔记（一）：数据类型