高速差分ADC驱动器的PCB设计
一个带电源旁路和输出低通滤波器的差分ADC驱动器电路和PCB图,如图11-15所示。为了减少不良寄生电抗,应尽量缩短所有布线的距离。在FR-4上的外层50Ω PCB电路板布线会贡献大约2.8pF/in和7nH/in的寄生电感;在内层50Ω布线则会使此类寄生电抗增加约30%。
![898f37207d2a3175681685c630f3b9ba.png](https://i-blog.csdnimg.cn/blog_migrate/09f490160f7a087ca0bfec5d9fe2237a.jpeg)
图11-15 差分ADC驱动器电路和PCB图
![cc8c65356184ccf10c3fc4ef9af48332.png](https://i-blog.csdnimg.cn/blog_migrate/785ffcb4a7021ae5fcd80a56e205debb.jpeg)
图11-15
差分ADC驱动器裸露焊盘的PCB设计
差分ADC驱动器ADA4950-x系列芯片都具有裸露的焊盘,裸露焊盘的PCB设计示意图,如图11-16所示,裸露焊盘采用过孔与接地平面连接。
![54fb95008dfaca2d4397f0ba33faf6c0.png](https://i-blog.csdnimg.cn/blog_migrate/2f09bda9a441322391b0b44d9c52202e.jpeg)
图11-16
注意&