axi时序图_AXI总线学习

AXI(Advanced eXtensible

Interface)是一种总协议，该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus

Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数

据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持显著传输访问和乱序访问，并更加容易并行时序收敛。AXI是AMBA

中一个新的高性能协议。AXI 技术丰富了现有的AMBA 标准内容，满足超高性能和复杂的片上系统(SoC)设计的需求。

AXI 有读地址和控制、读数据、写地址和控制、写数据、写响应5个通道。

控制和数据通道分离，可以带来很多好处。地址和控制信息相对数据的相位独立，可以先发地址，然后再是数据，这样自然而然的支持显著操作，也就是outstanding操作。Master访问slave的时候，可以不等需要的操作完成，就发出下一个操作。这样，可以让slave在控制流的处理上流水起来，达到提速的作

用。同时对于master，也许需要对不同的地址和slave就行访问，所以可以对不同的slave

连续操作。而这样的操作，由于slave返回数据的先后可能不按照master 发出控制的先后进行，导致出现了乱序操作(out of

order )。

同时相对AHB

接口的单向hready信号，AXI的5个通道由双向的valid和ready信号进行握手。同时在读写操作中，有last

信号表明当前传输的是最后一个数据。

AXI的性能<