本文探讨了计数器在数字系统中的重要作用，详细介绍了如何使用D触发器构建异步二进制加/减计数器，并讨论了中规模十进制计数器的实现。通过级联和预置功能，实现了任意进制计数，包括421进制计数器的构建。实验中还涉及了74LS74 D触发器构成的4位二进制异步加法计数器以及两位十进制加减法计数器的设计。最后，提出了数字钟移位60进制计数器的设计作为选做实验。实验报告要求涵盖了集成计数器的使用体验总结。
一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法 3、运用集成计数计构成1/N分频器
二、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。1、用D触发器构成异步二进制加／减计数器
下图是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的
端和高一位的CP端相连接。
<
最低0.47元/天 解锁文章
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
