两片74161实现60进制_用二进制计数器集成芯片74161设计:(1)60进制计数器 (2)6×10进制计数器 (3)10×6进制计数器的实验思路...

74161是4位二进制计数器，有同步置数和异步清零功能。

下面所有的计数器方案都用同步逻辑来进行设计

(1)60进制计数器，进位条件为59，转换成二进制是111011

需要用两片74161，N1作为低4位计数，N2最为高两位计数

N1、N2的R都接VCC(不用异步清零)，A、B、C、D都接GND(进位时同步清零)，CP都接时钟。

N1的EP、ET接VCC，RCo接到N2的EP，N2的ET接VCC，完成两片直接的进位连接。

N1的Qa、Qb、Qd和N2的Qa、Qb接成与逻辑Q60，这是60进位条件，再取反后接到N1与N2的LD上。

最终的输出从高到低为：N2-Qb、N2-Qa、N1-Qd、N1-Qc、N1-Qb、N1-Qa，进位信号是Q60。

(2)6×10进制计数器

这个就容易了，先做一个单片的10进制计数器，进位条件为9，即二进制1001

R、ET接VCC，A、B、C、D接GND，CP接时钟，EP作为进位输入用。

EP、Qd、Qa三个信号接成与逻辑Q10，这是单片的进位条件，再取反后接到LD上。

下面是6片级联，N1-N6，N1是最低位，N6是最高位，主要是进位连接。

VCC接N1的EP；N1的Q10接到N2的EP；N2的Q10接到N3的EP；……；N5的Q10接到N6的EP。

(3)10×6进制计数器

这个一样容易，先做一个单片的6进制计数器，进位条件为5，即二进制101

R、ET接VCC，A、B、C、D接GND，CP接时钟，EP作为进位输入用。

EP、Qd、Qa三个信号接成与逻辑Q6，这是单片的进位条件，再取反后接到LD上。

下面是10片级联，N1-N10，N1是最低位，N10是最高位，主要是进位连接。

VCC接N1的EP；N1的Q6接到N2的EP；N2的Q6接到N3的EP；……；N9的Q6接到N10的EP。