太原理工计算机组成原理报告,太原理工《计算机组成原理与体系结构》--实验报告.docx...

本科实验报告

课程名称：计算机组成原理与体系结构

实验项目： 运算器、移位器、运算存储器、

总线控制、微程序控制器原理

实验地点： 明向计算机学院306实验室

专业班级： 物联1403 学号：2014002074 20140020762014002091

学生姓名：司帅杰、唐思文、赵羽龙

指导教师： 段利国

2016年 12月 19 日

《计算机组成原理与体系结构》实验指导书

《计算机组成原理与体系结构》实验指导书

PAGE \* MERGEFORMAT 1

PAGE \* MERGEFORMAT 32

《计算机组成原理与体系结构》实验指导书

PAGE \* MERGEFORMAT 1

实验一 运算器

【实验目的与要求】

1.掌握运算器的组成、功能及工作原理；

2.验证由74LS181组成的16位ALU的功能，进一步验证带初始进位的ALU的功能；

3.熟悉运算器执行算术运算操作和逻辑运算操作的具体实现过程。

【实验设备和环境】

本实验使用 EL-JY-II 型计算机组成原理实验挂箱一组连接线。

【实验内容】一、实验原理

算术逻辑单元 ALU 是运算器的核心。集成电路 74LS181 是 4 位 ALU，四片 74LS181 以串行方式构成 16 位运算器。它可以对两个 16 位二进制数进行多种算术或逻辑运算， 74LS181 有高电平和低电平两种工作方式，高电平方式采用原码输入输出，低电平方式采用反码输入输出，这里采用高电平方式。

三态门 74LS244 作为输出缓冲器由 ALU-G 信号控制，ALU-G 为“0”时，三态门开通，此时其输出等于其输入；ALU-G 为“1”时，三态门关闭，此时其输出呈高阻。

四片 74LS273 作为两个 16 数据暂存器，其控制信号分别为 LDR1 和 LDR2，当 LDR1 和 LDR2 为高电平有效时，在 T4 脉冲的前沿，总线上的数据被送入暂存器保存。

运算器的结构见图 1-1：

图 1-1运算器实验原理

74LS181 功能见表 1-1，其中符号“＋”表示逻辑“或”运算，符号“*”表示逻辑“与”

运算，符号“/”表示逻辑“非”运算，汉字“加”表示算术加运算，汉字“减”表示算术

减运算。

表 1-174LS181 功能表

选择

M=1

逻辑操作

M=0算术操作

S3 S2 S1 S0

Cn=1(无进位)

Cn=0(有进位)

00

0

0

F=/A

F=A

F=A 加 1

00

0

1

F=/(A+B)

F=A+B0

F=(A+B)加 1

00

1

0

F=/A*B

F=A+/B

F=(A+/B)加 1

00

1

1

F=0

F=－1

F=0

01

0

0

F=/(A*B)

F=A 加 A*/B

F=A 加 A*/B 加 1

01

0

1

F=/B

F=(A+B)加 A*/B

F=(A+B) 加 A*/B 加 1

01

1

0

F=(/A*B+A*/B)

F=A 减 B 减 1

F=A 减 B

01

1

1

F=A*/B

F=A*/B 减 1

F=A*/B

10

0

0

F=/A+B

F=A 加 A*B

F=A 加 A *B 加 1

10

0

1

F=/(/A*B+A*/B)

F=A 加 B

F=A 加 B 加 1

10

1

0

F=B

F=(A+/B)加 A*B

F=(A+/B)加 A*B 加 1

10

1

1

F=A*B

F=A*B 减 1

F=A*B

11

0

0

F=1

F=A

F=A

加

A

F=A 加 A 加 1

11

0

1

F=A+/B

F=(A+B)加 A

F=(A+B)加 A 加 1

11

1

0

F=A+B

F=(A+/B)加 A

F=(A+/B)加 A 加 1

11

1

1

F=A

F=A 减 1

F=A

74LS181 的功能控制条件由 S3、S2、S1、S0、 M、Cn 决定。高电平方式的 74LS181 的管脚分配和引出端功能符号见图 1-2。

图 1-274LS181 的管脚分配和引出端功能

二、实验步骤

1.实验连线

按图 1-3 接线图接线，连线时应注意：为了使连线统一，对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。

BD15

BD15

……

.

BD8

数据总线

BD7

……

.

BD0

DIJ1

DIJ-G

DIJ2

数据输入电路

C-G

S3S2S1S0MCn

ALU-G

AR

LDR1

LDR2

控制开关电路

T+

fin

f8

脉冲及时序电路

运算器接口

S3S2S1S0MCn

ALU-G

AR

LDR1

L