最小采样频率计算公式_AD5933使用外部时钟获得更低的分析频率

■ 前言

---

在博文 AD5933不同频率下转换结果[1] 中分析了 AD5933阻抗变换模块 使用内部时钟(fosc=16.776MHz)时，测量结果受到采集时间窗口的影响，所能够达到的最低阻抗激励正弦信号频率。

那么，在有些应用中，对象的带宽和工作频率会很低，那么如果能够使用AD5933对这些对象进行测量呢？

虽然，AD5933内部的DSS(数字信号合成 )器可以输出很低的频率，但受到前面提到的数据采集窗口的窗口的影响，所以还是不能够使用。

一种可行的方式就是利用AD5933外部时钟，来降低内部ADC采样的频率，从而可以有效扩大数据采集时间窗口，减少因为 频谱泄漏[2] 对于测量结果的影响。

• [ ] 通过实验验证MCLK对于AD5933的影响
• [ ] 验证AD5933究竟是否可以达到很低的分析能力？

01使用STC8G1K08的T0输出脉冲信号[](实验STC8G1K08 Keil工程文件:C51STCTest2020AD5933AD59338G1KAD59338G1K.uvproj "说明"),[^58618]

---

在 AD5933阻抗转换器、网络分析仪初步实验[3] 中给出了基于STC8G1K081K(SOP8)的实验电路，完成对AD5933模块的I2C总线命令的控制。实验电路板还包括有T0/T1CLKO管脚输出，这部分可以用来产生AD5933的MCLK的时钟信号。

▲ 设置T1CLKO的STC8G相关寄存器

在STC8G1K08的main程序初始化子程序中，定义如下命令，设置T1CLKO为输出信号。

▲ 实验电路板 STC8G1K08

测量P5.4(T1CLKO)管脚的波形如下。频率为：。

由于此时T1用于UART1的波特率(460800bps)，所以它的频率为921.3Khz。

▲ STC8G1k的P5.4(T1CLKO)管脚的输出波形

02产生输出信号

---