保持寄存器和输入寄存器的区别_74194 寄存器 移位寄存器 || 单/双向移位寄存器 || 重点必考 || 容量扩展 || 数电...

寄存器与移位寄存器 || 单/双向移位寄存器 74194 重点必考 || 容量扩展 || 数电

下面以集成电路74175为例，学习寄存器的工作原理。

电路图和逻辑符号如下图，这个4位寄存器由4个D触发器构成，有统一的时钟信号CLK和异步清零信号(RD非)。每个D触发器存储1个比特(bit)。

下图是一个单向移位寄存器的例子，应该很好理解，不作阐述。

注意它的名字，串入---串/并出单向移位寄存器。

双向移位寄存器不仅能够左移，还能右移。一种逻辑电路结构示意图如下，

在每一个D触发器的输入端，接有一个4选1数据选择器，

对于第i级触发器，其4选1数据选择器的4个数据输入端分别为，

• 本级触发器状态Qi
• 前一级触发器状态Qi-1
• 后一触发器状态Qi+1
• 本级预置数据输入端Di

所有数据选择器的通道选择段连接在一起，使用统一控制信号，

所有D触发器使用同一个时钟信号CLK和清零信号(RD非)。

这样，当控制信号SA、SB取值00、01、10、11时，

电路可以分别工作在保持、右移、左移、并行置数模式。

下面学习用上述结构实现的4位双向移位寄存器集成电路74194。

下图应该很容易看懂，要注意的地方是左移和右移的具体方向，要分清。

右移：DSR->Q0->Q1->Q2->Q3

左移：DSL->Q3->Q2->Q1->Q0

另外注意异步清零，同步置数。

下面是两片74194的级联接法，容量拓展，很好理解。

丢题目，

这里我的错误就是没弄清楚啥是串行输出端，想当然了。往上翻再看一遍开始的单向移位寄存器。

视频：MOOC-数字逻辑电路-第10单元 时序逻辑功能-寄存器与移位寄存器