计算机系统结构模拟试卷3,计算机体系结构模拟试题三.docx

模拟试题三

课程名称计算机系统结构适用班级：

考试时间 120 分钟 班级 学号 姓名

题号

-一-

-二二

三

四

五

六

成绩

满分

20

10

68

40

24

100

得分

、单项选择(本大题共 10小题，每小题2分，共20分。在每小题的四个备选答案中 选出一个符合题意的，并将其前面的字母填在题后的括号内。

对机器语言程序员透明的是(

①中断字寄存器②主存地址寄存器③通用寄存器④条件码寄存器

①中断字寄存器

②主存地址寄存器

③通用寄存器

④条件码寄存器

计算机中平均操作码长度最短的编码方法是

①哈夫曼编码②ASCII码

①哈夫曼编码

②ASCII码

③BCD码

④扩展操作码

外部设备打印机适合于连接到(

①数组多路通道②字节多路通道③选择通道④任意一种通道

①数组多路通道

②字节多路通道

③选择通道

④任意一种通道

虚拟存储器常用的地址映象方式是(

①段相联②组相联③全相联④直接

①段相联

②组相联

③全相联

④直接

以下不属于堆栈型替换算法的是(

①LRU②LFU③ FIFO④PFF6.指令间的“一次重叠”是指(①“取指K+1”与“分析K”重叠

①LRU

②LFU

③ FIFO

④PFF

6.指令间的“一次重叠”

是指(

①“取指K+1”与“分析

K”重叠

②“执行

K”与“取指

K+1”重叠

③“分析K”与“执行

K+1 ”重叠

④“分析

K+1 ”与“执行K”重叠

7.在流水线计算机中，通过细化流水、

提咼主频，

使每个机器周期能完成多个操作，该技术

称为()

①超流水技术②多流水技术③超标量技术④超长指令字技术

①超流水技术

②多流水技术

③超标量技术

④超长指令字技术

编号分别为0、1、2、，，、 F共16个处理器之间实现多级立方体互连的互连网络，当级

控信号为1100(从右至左分别控制第 0级至第3级)时，9号处理器连向()号处理器。

拓扑结构用多级立方体网络，二功能交换单元，级控制方式，称这种网络为(

①Omega网络②交换网络

①Omega网络

②交换网络

③间接二进制立方体网络

④数据变换网

10.以下哪一种不属于解决全局相关的方法(

①猜测法②相关专用通路③加快和提前形成条件码④采用延迟转

①猜测法

②相关专用通路

③加快和提前形成条件码

④采用延迟转

移技术

二、填空题(本大题共 10小题，每小题1分，共10分。把答案填在题中横线上。)

根据Flynn分类法，可把计算机系统分成SISD、、MISD和MIMD

若考虑将系统中某一功能的处理速度加快为原来的10倍，但该功能的处理使用时间仅为

整个系统运行时间的40%则采用此增强功能方法后，能使整个系统的性能提高为原来

TOC \o "1-5" \h \z 的倍。

设通道数据传送期选择一次设备的时间为Ts,传送一个字节的时间为Td,则其数据宽度为

K个字节的数组多路通道的极限流量等于 。

存储体系设计的依据是程序的 原理。

Cache存储器写操作时，只写入Cache,仅当需要块替换时，才将其写回主存，称这种修

改主存块内容的方法为 法。

多功能流水线各功能段同时可按不同运算或功能联接工作的称态流水线。

解决通用寄存器相关的方法有两种，即推后相关单元的读和设置。

在指令流水线中，数据相关有 相关、先读后写相关和写写相关等三种。

在有8个处理器的混洗交换网络中，若要使第0号处理器与第7号处理器相连，需要经

过次混洗和3次交换。

假设高速缓存 Cache工作速度为主存的 5倍，且Cache被访问命中的概率为 0.9，则采

用Cache后，能使整个存储系统获得的加速比是 。

三、 名词解释(本大题共3小题，每小题2分，共6分。)

RISC

页面失效

流水线的实际吞吐率

四、简单应用题(本大题共5小题，每小题8分，共40分。)

假设在一台40MHz处理机上运行200000条指令的目标代码，程序主要由四种类型的指令 所组成。根据程序跟踪实验结果，已知指令混合比和每类指令的CPI值如下表所 示。

指令类型

指令混合比

CPI

算术和逻辑

60%

1

高速缓存命中的加载/存储

18%

2

转移

12%

4

高速缓存缺失的存储器访问

10%

8

试计算用上述跟踪数据在单处理机上执行该程序时的平均CPI；

根据⑴ 所得到的CPI，计算相应的 MIPS速率及程序的执行时间。

有一个"Cache-主存”存储层次。主存共分为 8个块(0?7), Cache为4个块(0?3), 采用直接映象方式。

对于如下主存块地址流：1, 2, 4, 1 , 3, 7, 0, 1, 2, 5, 4, 6, 4, 7, 2,如主存

中内容一开始未装入 Cache,请列出每次访问后 Cache中各块的分配情况；

对于(1)，指出既发生