时序图如何表现分支_如何减少传输线效应？

高速电路传输线效应是指系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，则必须使用高速电路设计知识才能使之正常工作。因此，只有通过高速电路仿真和先进的物理设计软件，才能实现设计过程的可控性。

一、传输线效应

传输线模型中，传输线会对整个电路设计带来以下效应。包括反射信号、延时和时序错误、过冲(上冲/下冲)、串扰、电磁辐射。

1

反射信号

在高速电路中，信号的传输如上图所示，如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不可预期效应，使信号轮廓失真。当失真变形非常显着时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显着增加，这就不单单影响自身设计结果，还会造成整个系统的失败。

反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。

2

延时和时序错误

信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致