东北
学
201院— 2
大学考试试卷
018学年第
学期
课程名称:
(A卷)
计算机组成原理(共
5页，八个大题)
总分
二
三
四
五
六
七
Al
1 ?在浮点加减运算中，当运算结果的尾数绝对值大于1时，需要对结果
进行A，其操作是B 。
A :右规(向右规格化)
B:尾数右移一位，阶加1
2?按字节编址的计算机主存储器，每次读/写A个二进制位，16位二进 制地址码所能访问的存储容量是 B KB。
A : 8
B: 64
3 ?某计算机字长为32位，存储容量2MW，若按半字编址，它的寻址范 围是 A。
A : 4M (0~4M，0~4M-1 )
4?程序控制类指令的功能是_A_o
A :改编程序执行顺序
5.计算机中时序信号最基本的体制是 A o
A :电位-脉冲制
6 .微指令的编码表示法中分段编码的原则是可以把 _A_的微命令编在同一 字段内，而B的微命令应该编在不同的字段内。
A :相斥(互斥)
B :相容
DMA传送可采用以下三种方式：A、 B和C交替访内。
A : CPU停止访问内存
B :周期挪用(周期窃取)(A，B无顺序)
C: CPU和 DMA
统一编址方式是将 A和B统一进行编址。
A :内存单元
B: I/O端口(设备接口中寄存器)(A，B无顺序)
CPU内部的中断允许触发器用来表示 A o
A : CPU开放或禁止响应可屏蔽的中断请求
组合逻辑控制的计算机中采用的三级时序信号是：主状态周期(CPU周 期)电位、节拍电位和 A o
A:(节拍)脉冲
二进制浮点数X= -0.100000111B X 2-1000B写成IEEE754标准的单精度(32
位)浮点数并压缩成十六进制应为 A o
A : BB038000H
DRAM存储器的刷新一般有 A、 B和C三种方式。
A :集中式
B:分散式
C:异步式(无顺序)
中断响应周期需要保护的两个关键硬件状态是A和B o
A :程序断点(PC内容)
B :程序状态字(PSW)(无顺序)
单重中断和多重中断的主要区别在于A o
A :后者允许嵌套
某计算机的Cache-主存系统中，Cache的存储周期为4.5ns，主存的存储周 期为20ns。已知在一段给定时间内，CPU共计访问该Cache-主存系统4500 次，其中340次访问主存。则该 Cache的命中率为 A o
A : 92.44%
设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是补
码表示的相对位移量；若CPU每当从存储器取出一个字节即自动完成
(PC) +1,设当前PC的内容为2002H，要求转移到200AH地址，则该转 移指令第二个字节的内容应为 A Ho
A : 06
二、(10分)若要用74181和74182器件设计二级先行进位的 16位
ALU，问74181和74182各需要用几片？请使用 74181和74182的逻辑 符号画出该16位ALU的逻辑框图(图中主要表示出进位之间的连接关 系即可)。
解答：需要74181共4片，74182共1片。
逻辑框图如下：
三、(10分)某计算机主存具有24bit地址和16 bit的字长。问：
(1)该存储器能存储多少字节的信息？
(2)如果用4M X 4 bit的SRAM芯片组成该存储器，需要多少片？
(3)用文字简要说明这些 SRAM芯片如何组织并指出需要多少位地址做 芯片选择？
解答：
(1) 32MB (32M 个字节)
(2)需16片
(3)每4片4M X 4 bit的SRAM芯片并联成一个 4M X 16 bit的单元，再用
4个这样的单元(共16片)串联，四个单元的选择及芯片选择使用24位地址 rr上豪|[j亠丫 j t
4个这样的单元(共16片)串联，四个单元的选择及芯片选择使用24位地址
22 (A21~A0这22位为片内寻址用)。
22 (A21~A0这22位为片内寻址用)。
位 位 位
四、(8分)DMA接口(即DMA控制器)主要由哪些部件组成? 画出DMA工作过程的流程图(不包括预处理和后处理)。解答：DMA接口主要由数据缓冲寄存器、内存地址寄存器、字计数器 和控制线路等(DMA请求触发器、中断逻辑…)组成。DMA工作过程流程图如下--戸宀中断屏蔽字中断处理程序级级级级级1
四、(8分)DMA接口(即DMA控制器)主要由哪些部件组成? 画出DMA工作过程的流程图(不包括预处理和后处理)。
解答：
DMA接口主要由数据缓冲寄存器、内存地址寄存器、字计数器 和控制线路等(DMA请求触发器、中断逻辑…)组成。
DMA工作过程流程图如下--
戸宀中断屏蔽字
中断处理程序
级
级级
级
级
1级
1
1
1
1
1
2级
0
1
1
0
0
3级
0
0
1
0
0
4级
0
8387
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
