寒假之视频压缩笔记——FPGA 视频 拼接器传输 4k(3840x2160)@30hz的架构

原文:https://blog.csdn.net/angelbosj/article/details/51217301 

如下图:

    输入卡上的FPGA先把3840 x 2160@30hz的视频裁剪为 4个 1920x1080@30hz的视频,因为 4K@30HZ的频率是 297MHZ,到 serdes 那边就变为了5.8G的带宽,对于一般的serdes带宽还是太高了 。对于FPGA内部也没有办法去处理那么高的频率,所以要降频。 所以我们把 4k 裁剪为 4个 1080p,走4路 serdes,这样接口的带宽可以将为 148.5Mhz。 然后通过底板的切换芯片,把数据传给输出卡的4路serdes, 输出卡接收到4路serdes视频信号,再把4路视频信号拼接成一个完整的3840x2160@30hz的视频。这样就可以点对点显示 4k@30hz的视频。

 

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值