![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
fpga
waightman
这个作者很懒,什么都没留下…
展开
-
DDR3 读写仿真
ISE中带有DDR3 的IP核,可以生成MIG,利用用户接口控制DDR3的读写,方便DDR3的使用,其自带的工程提供了例子以及仿真,但是其仿真程序比较复杂,可读性很差,不利用实际掌握DDR3的理解,因此在这里自己编写DDR的读写控制程序,实现DDR3的控制,便于掌握MIG的使用。主要内容为:利用ISE中的IP核工具产生DDR3MIG首先如下图所示,建立新的工程由于有spatan6 开发板,因此工程参数设置如下:选择IP核产生工具打开IP核产生工...原创 2020-05-09 09:30:10 · 3659 阅读 · 0 评论 -
基于OR200的soc设计CPU+RAM+GPIO---vivado仿真篇
vivado确实很好用,之前一直使用zynq,但是部分场景成本过高,索性直接准备用开源软核,利用vivado进行soc设计,相关资源最后上传百度云,这里主要是首先添加两个外设作为例子,展示整个流程一、代码准备:首先建立目录OR1200_soc_wyz_ram_gpio1.openRISC 官网https://openrisc.io/下载OR1200的代码,如下图所示:解压之后,...原创 2020-02-29 15:35:34 · 1214 阅读 · 1 评论