基于InP的光子集成的过去、现在和未来特色

基于InP的光子集成的过去、现在和未来特色

Meint Smit; 凯文·威廉姆斯; 乔斯·范德托尔

光子集成电路（PIC）的应用市场正在迅速增长。光子集成是高带宽通信中的主导技术，并将在许多光子学领域占据主导地位，就像电子领域的微电子学一样。PIC 在精度、带宽和能效方面提供了令人信服的性能提升。为了在新领域得到应用，高度标准化（通用）光子集成平台技术的可用性至关重要，因为这将设计与技术分开，减少了新进入者的障碍。目前的主要平台技术是基于磷化铟（InP）的单片集成和硅光子学。在这篇透视论文中，我们将描述基于InP的通用集成平台的现状和未来发展。

主题
电子电路、集成电路、能源效率、光放大器、激光器、光子学、光子集成电路、半导体
一、引言：光子与电子集成的异同
早在关于集成光子学的第一批出版物中——当时被称为“集成光学”——就假设光子集成将遵循与微电子集成相同的路径（Miller，1969;Tien，1977年）。事实上，我们看到了很多相似之处。图1显示了光子芯片复杂性（以单个芯片上集成的组件数量来衡量）的明显指数增长，类似于电子学中的摩尔定律，尽管梯度略小（Smit等人，2012）。

图 1.

图 1.光子学中的摩尔定律。

在早期，重要的研究和开发集中在创建更高功能电路所需的构建模块上。阵列波导光栅（AWG）是实现更大规模集成的电路元件的一个特别重要的例子。这种解路/多路复用设备使激光器和调制器等并行电路元件能够组合在一起，以创建波长多路复用电路，这项技术现在支撑着现代互联网。图 1 中的蓝点显示了 AWG 在光子集成电路 （PIC） 复杂性方面的进步。在千禧年初，数十个组件是可行的，随着与激光器和调制器的集成已经成熟，现在正在集成数百个组件。最复杂的电路，包括激光器、调制器、检波器和多路复用器，在一个芯片中具有 1000 多个组件。一个这样的例子是太比特/秒光发射机（Summers等人，2014）。使用传统的基于磷化铟 （InP） 的集成技术，很难将集成水平提高到更高的水平。然而，在光被限制在薄膜中的 PIC 中，例如硅光子学，无源元件可以变得更小，并且可以实现更高的集成密度。到目前为止，在硅光子学（Sun et al.， 2013）中实现的 64 × 64 相控阵中，每个芯片的最高组件数量为 4096 个，图 1 中的红点。每个芯片的组件数量现在受到电气连接和热管理的限制。本文第三节和第四节中讨论的膜技术为实现更高密度集成以及与电子设备紧密集成所需的尺寸和能量减小提供了一条途径，这将解决互连瓶颈。在光子学中，我们没有预见到目前在数字微电子中达到的集成水平：光子电路的物理尺寸和散热比晶体管大几个数量级。在这方面，光子学类似于模拟和射频电子学，其中集成度也明显低于数字电子学。然而，当目前热管理和光子和电子电路的高效集成瓶颈得到解决时，我们预计指数级发展至少可以再向前推进 2 年。

A. 半导体集成技术
基于晶圆的电子和光子技术的生产既有相似之处，也有不同之处。表I重点介绍了在电子和光子集成方面已经达到的一些里程碑。光子学和微电子集成的发展大致遵循相同的路径，光子学的延迟为25至30年，如表I所示。微电子集成的起点是晶体管的发明（Bardeen等人，1948;Shockley，1948），一种紧凑型半导体放大器，取代了笨重的真空管。光子集成的起点是半导体激光器的发明，它取代了笨重的气体和固态激光器（Alferov 等人，1969 年）。在早期，晶体管和激光器都被用作分立元件。在微电子学方面，Kilby于1958年成功地在硅衬底中集成了一个包含多个晶体管的电路（Kilby，1958）。在早期，人们探索了几种技术，但在 1970 年代，CMOS 成为微电子学中占主导地位的集成技术（Wanlass 和 Sah，1963 年）。在光子学中，1987 年报道了第一个由集成了激光器和调制器组成的集成电路（Suzuki 等人，1987 年）。在半导体衬底中集成多个组件标志着长期指数发展的开始，我们称之为摩尔定律。

表一.
电子和光子集成发展的重要里程碑。

	电子学	光子学
关键部件（晶体管/半导体激光器）	1947	1969
半导体集成技术	1958	1987
通用集成技术 （MPW）	1979	2008
杀手级随机缺陷密度	1987	2010
报告 <1 cm−2	1987	2010

B. 通用集成技术
在微电子和光子集成的早期，当电路复杂度还比较小时，设计和技术开发紧密相连，芯片设计是针对特定技术的。随着电路复杂性的增加，设计和技术之间的这种紧密联系变得越来越困难和低效。因此，半导体集成技术发展的一个重要步骤是引入通用集成工艺，即通过为芯片设计人员提供一小组定义明确的标准化构建模块来设计广泛的特定应用电路，从而实现设计和技术分离的工艺技术。在微电子学领域，Conway和Mead（Mead和Conway，1979）引入的这种方法引发了IC设计的革命，并为VLSI开辟了道路。在具有标准化构建模块的工艺中进行设计的一个重要优势是，它支持在所谓的多项目晶圆 （MPW） 上组合来自多个不同设计人员的设计，从而大大降低了原型设计的成本。此外，该技术独立于设计而不断改进。在光子学方面，这种方法是由COBRA研究所开创的，该研究所现在被称为埃因霍温工业大学的光子集成研究所（Smit，2002）。它被ePIXnet卓越网络（ePIXnet，2007）中的大量欧洲研究小组采用，该网络在2008年为欧洲带来了世界上第一个磷化铟（InP）和硅光子学的光子MPW运行。

如今，基于InP的单片集成和硅光子学是光子学中的两种主要集成技术。在这两种技术中，工业和半工业代工厂都提供对 MPW 运行的访问。硅光子学的优势在于，只要该工艺与CMOS兼容，集成工艺就可以在CMOS代工厂中运行，这为他们提供了一个控制良好且可快速扩展的制造环境。由于硅衬底的尺寸明显大于InP衬底的尺寸，因此其大批量扩展的潜力更大。然而，硅光子学缺乏光源和放大器，这极大地限制了其大规模集成的潜力。在硅衬底上集成基于InP的光源和放大器的工作正在进行中，但制造方面仍然存在巨大的挑战。基于 InP 的单片集成提供了最全面的光子功能，包括高能效量子阱激光器和调制器，以及用于创建干涉仪、合路器和调制器的光放大器、探测器和一系列无源元件。在走向成熟集成技术的道路上，一个重要的里程碑是将杀手缺陷密度降低到<1 cm−2的水平，对于硅电子学来说，这个里程碑是在1987年达到的，对于InP光子学来说，在23年后的2010年达到了这个里程碑（Kish等人，2018）。

C. 电子集成技术与光子集成技术的区别
虽然微电子和光子集成有很多相似之处，但也存在差异。光子构建模块比电子构建模块大，而光放大器和调制器等有源构建模块的工作功率水平比晶体管高得多。然而，在组件层面，电子放大器目前的运行功率是它们所连接的光子器件的三到四倍。如果仅考虑波导区域和晶体管电路，则有源元件本身的尺寸是可比的。然而，电子驱动器区域通常以电阻器、电容器等无源元件为主，输入/输出连接和光子电路包括用于串扰缓解、波导弯曲和电气连接的冗余芯片区域。使用射频和模拟电子器件进行高性能有源光子器件的比较可能更合适，尤其是在考虑完整的设计流程和集成组件的数量时。在运营能力和技术成熟度方面也存在重要差异：电子电路制造中更高的晶圆吞吐量在引入新技术节点时可以更快地实现制造学习曲线。

纳米光子技术提供了降低一个数量级的功率水平以及减少占用空间的前景。随着设计受到热约束，两者都变得至关重要。虽然没有设想光子学会扩展到与CMOS电子器件相同的元件密度，但基于膜的技术的应用创造了一个路线图，每个芯片有数万个元件的水平，如图1所示。然而，这确实在机械、热和电气设计方面提出了新的挑战。

D. 大纲
在这篇透视论文中，我们将重点介绍基于InP的集成技术。在第二部分中，我们将简要概述该技术的现状。我们将讨论基于膜的技术，该技术支持与电子器件的集成，在第三节中支持与电子元件的集成，以及在第四节中支持更高集成密度的下一个纳米光子节点。

二、基于InP的通用集成技术
（Smit et al.， 2014）中给出了基于 InP 的通用集成技术的广泛描述。在这里，我们将简要概述，包括一些最近的进展。图 2 显示了通用电子和光子集成技术之间的关系。电子电路由一组非常小的基本构建块组成：晶体管、电容器和电阻器（有一些变化）和电气互连线。在支持集成这些基本构建模块的通用集成技术中，即使是最大的处理器和存储器也可以通过插入设计库中的基本构建模块和更复杂的构建模块组合（也称为 IP 模块）来布局。使用标准化、校准和准确描述的构建模块可以加快设计速度，并在芯片设计最终确定投入生产之前实现越来越精确的电路级性能优化。在光子学中，我们采用相同的方法。光有振幅、相位和偏振。这些特性可以分别用光放大器、相位调制器和偏振转换器来控制。通过将这些基本构建模块与波导和无源元件集成的过程，我们可以实现各种电路，包括可调谐激光器、发射器和接收器，以及各种传感器读出电路。请注意，在通用方法中，激光器不是一个基本的构建块，而是一个复合构建块：在最简单的形式中，它由光放大器和谐振器组成。谐振器可以是带有反射光栅的环形或波导，对于分布式布拉格反射器 （DBR） 激光器，它们可以物理分离，也可以在分布式反馈 （DFB） 激光器的情况下叠加。可调谐激光器和脉冲激光器包含更多基本构建模块。最重要的构建块是光放大器：在重要性上，它可与电子产品中的晶体管相媲美。

图 2.

图 2.通用电子和光子集成技术的基本构建模块。

大约在世纪之交，埃因霍温工业大学的COBRA研究所开始率先开发一种通用工艺，用于将光放大器与波导组件和相位调制器集成（Smit，2002）。2008年，COBRA在ePIXnet卓越网络的框架内向外部设计人员开放了其流程，该网络采用了光子学的代工模型（ePIXnet，2007）。该流程与一些垂直整合公司（如 Oclaro 和 Infinera）使用的流程非常相似，但外部设计师无法访问这些流程。2009 年和 2010 年，启动了两个大型欧洲研究项目（EuroPIC 和 PARADIGM），旨在将铸造模型从 COBRA 大学环境转移到工业环境。在EuroPIC和PARADIGM中，Oclaro（英国卡斯韦尔）和半工业化的Heinrich Hertz Institute（柏林）开始准备开放获取的铸造工艺。COBRA 将自己的代工工艺授权给初创公司 SMART Photonics，后者于 2013 年开始提供商业接入。2014年，在PARADIGM项目结束后，亨里希-赫兹研究所（HHI）也决定提供商业接入，以便目前两家欧洲晶圆代工厂提供基于InP的通用光子集成工艺的商业接入。到目前为止，他们是世界上唯一一家在所谓的工艺设计套件（PDK）中提供预先指定的构建模块的开放获取通用InP代工厂。图 3 显示了这些平台上现在可用的基本构建块。

图 3.

图 3.开放获取 InP PIC 平台上的构建模块。

A. 工艺设计套件
预先指定的构建模块的可用性大大加快了特定应用的设计，这些构建模块已经过预测试，可以根据电路要求进行配置和放置。这就要求设计工具、制造方法以及PIC原型测试和封装之间具有更高的互操作性。欧洲在基于InP的光子集成方面的主要参与者正在JePPIX平台（JePPIX：欧洲组件和电路光子集成联合平台）中进行合作。www.jeppix.eu。开发铸造生态系统以满足这些互操作性需求。JePPIX的合作伙伴包括PIC代工厂、PIC设计人员、光子设计软件开发商、封装和测试合作伙伴以及技术研究合作伙伴。合作的核心是开发工艺设计套件（PDK）。它包含用于生成构建模块的掩模布局和支持仿真的数据的模块。此外，它还包含用于 PIC 封装和测试的模板，其中的输入和输出端口被定义为符合封装和测试设备。PDK 包含用于检查设计规则和标记设计错误的软件。PDK 是用户和代工厂之间的设计接口，用于 PIC 的制造、封装和测试。它在很大程度上决定了晶圆代工平台的潜力：其内容（提供的构建块数量、描述的准确性、可实现的性能）越丰富，平台就越强大。JePPIX 合作伙伴开始在 EuroPIC、PARADIGM 和荷兰孟菲斯项目中合作开发 PDK。从那时起，他们继续在进一步扩展PDK内容的多个项目中，包括2016年开始的OpenPIC和2019年初开始的InP-Pilot Line项目InPulse。

B. 现有能力
图 4 中所示的示例说明了 InP 代工平台的许多现有功能;它是一种广泛可调谐的激光器。该激光器由一个环形谐振器组成，该谐振器带有一个用于提供增益的SOA，以及三个用于提供波长选择的级联马赫-曾德尔滤波器。三个Mach-Zehnder滤波器分别由两个MMI耦合器和两个电光相位调制器组成。滤波器具有周期性波长响应，比值为1：2：4，可以通过相位调制器进行转换。通过适当控制移相器，激光波长可以调谐到70nm以上，如右图所示。激光信号通过MMI功率分配器耦合到环外。该激光器总共由 14 个构建模块组成：1 个 SOA、6 个移相器和 7 个 MMI 耦合器。电路尺寸为 1.5 × 3.5 mm2，其中许多将适合 4 × 5 mm2 的 MPW 单元。

图 4.

图 4.在JePPIX代工工艺（@SMART光子学）中制造的一系列广泛可调谐激光器。

在过去的十年中，JePPIX 代工厂在 30 多次 MPW 运行中处理了数百种不同的 MPW 单元设计，其中 PIC 设计用于电信、数据通信、微波光子应用、光纤传感器读数、计量、医疗诊断、气体传感和汽车应用。

2018年JePPIX路线图（JePPIX，2018）中提供了2018年JePPIX InP代工厂可用构建模块的描述。这些代工厂提供增益为70–90 cm−1和用户定义长度的光放大器、DBR光栅、DFB和DBR激光器、用于10 Gb/s工作频率的电光相位调制器、热光和电流注入调制器、具有低暗电流和>30 GHz带宽的高响应度光电探测器、损耗<2 dB/cm的高低约束波导、 以及各种无源器件：AWG、MMI 耦合器和反射器、点尺寸转换器和偏振转换器。

最近的创新包括引入用于精密波导制造的 193 nm 扫描仪光刻技术（Augustin 等人，2018 年），它已经通过减小特征尺寸和更具体地说，很好地分辨了波导间隙尺寸，展示了低过量损耗阵列波导光栅（Bolk 等人，2018 年）。证明了低至0.15 dB的超额损耗。已经设计了高精度方法，用于自动测量增益（Pustakhod等人，2018a），损耗（Pustakhod等人，2018b）和腔内反射（周，2018），以实现过程优化和具有统计代表性的组件模型。现在展示了高速电吸收调制器，通过使用半绝缘基板，具有 55 GHz 带宽（Trajkovic 等人，2018 年）和 112 Gbit/s 运行，使用偏振多路复用电吸收调制器（Baier 等人，2017 年）。未来几年，我们设想通过提高构建模块的效率、精度和带宽，将具有统计代表性的性能数据引入PDK并减少晶圆之间的差异来改进平台功能。

三、光子学和电子学的晶圆级集成
随着InP集成光子电路的复杂性、元件密度和电路性能的增加，光子元件和电子元件之间的布线密度以及热负载成为设计限制。对于宽可调谐激光器，半导体激光器通常为 200 μm 或更长，但在集成电路中可以将其减少到 100 μm 量级（Nakahara 等人，2015 年），并且创建更短激光器的技术在第 IV 节中讨论。消除非功能区域对于增加同一区域内的功能很有吸引力，但这在光学、电子（Yao 等人，2016 年）和热（Gilardi 等人，2015 年）串扰以及光学、电气和热连接方面带来了深刻的挑战，因为信息密度增加，必须有效管理传热。对于光子和电子电路的芯片和晶圆级连接和集成，已经确定了广泛的策略，从将关键光子功能的子集完全嵌入到电子产品中，到三维集成、混合集成和异构集成。表二概述了这些方法的潜力和挑战。

表二.
电子光子集成电路技术的融合。

从电气角度来看，概念上最简单的方法是将光子学分区并在单独的芯片中实现光源。在这种方法中，调制器、检波器和驱动器之间的高速射频连接可以组合在同一芯片中。然而，它并没有解决与光子连接相关的挑战以及光子电路中不完美的接口带来的损伤。关于每个芯片使用许多光源和放大器时，这些方法的可扩展性还存在其他悬而未决的问题。使用硅通孔的 3D 集成提供了键合焊盘的二维网格和通往一千多个电气连接的路由，但使用大型键合焊盘限制了组件密度，无论是在光子侧，也可能在电子侧。许多使用硅波导的拟议解决方案都使用介电包层，这将阻碍散热。混合集成在这里被定义为预制芯片的组装，导致芯片到基板组装的亚微米对准要求，或者使用包含模式适应的更大芯片。异构集成为光子学和电子学的结合提供了一种高度可扩展的途径，并在电子和光子学的晶圆尺度上实现。光子电路没有分区。所有光学接口均在单片电路中实现，因此可以在晶圆级工艺中进行优化，以消除寄生反射。电气接口也可以通过晶圆级工艺实现，无需扩大焊盘，从而节省表面积。电气连接可以缩小到基于 InP 的 PIC 堆栈的微米级厚度。

2018 年 1 月/2 月的《量子电子学精选主题杂志》特刊概述了基于 InP 的光子集成的最新进展（Williams 等人，2018 年）。在异构集成中，有几种不同的方法。（Liu et al.， 2018）给出了一个概述，我们将在这里做一个简短的总结。在最常应用的方法中，将具有激光器所需层堆叠的未加工 InP 芯片自上而下键合在已处理的硅光子电路顶部，然后去除 InP 衬底，并应用一系列处理步骤将未处理的 InP 堆栈转换为光放大器或激光器。锥度用于将光从InP层耦合到底层硅光子层。InP-dice已使用分子键合键合到硅光子晶圆上（Bowers，2018;Elfaiki等人，2018）或粘合剂粘合（Dhoore等人，2016）。转印被认为是一种更具成本效益的粘合小型InP-dice（试样）技术。在所有方法中，光子电路由两层组成，硅层和III-V层，光在它们之间耦合为锥形。这会导致耦合损耗，并且需要为耦合器提供额外的空间。最近提出了一种更具成本效益的方法，其中全光子电路在硅晶圆上外延生长的III-V堆栈中实现，硅晶圆用作机械基板（Liu等人，2018）。这种方法接近经典的 InP 技术。它结合了InP的性能优势和硅片加工的规模优势。

到目前为止，大多数异构集成方法都侧重于通过在大型硅晶圆上制造光子IC并使用硅基设备的高性能来实现成本优势。与电子器件的异构集成在路线图的更深处，因为它需要集成三层：硅电子层、硅光子学层和InP光子学层，这在短期内被认为过于复杂。在Liu提出的上述方法中，光子电路只需要一层。然而，由于它是外延生长的，由于外延过程中发生的高温，它无法通过后端处理集成到CMOS晶圆的顶部。另一种选择是将其集成到前端处理中，但这需要重新设计完整的CMOS工艺。

在本节中，我们将介绍一种方法，在基于InP的堆栈中实现完整的光子电路，该堆栈是在InP衬底上的商业集成过程中制造的。通过与BCB（苯并环丁烯，一种坚固的聚合物）层粘合并去除衬底，将光子层转移到CMOS晶圆上，然后在CMOS晶圆顶部留下几微米厚的III-V膜。光子层和电子层之间的电连接是通过晶圆级加工实现的。我们称这种方法为IMOS：硅上的InP膜。在本文描述的方法中，光子IC的制造是在InP衬底上完成的，这将晶圆尺寸限制在4英寸。或 6 英寸。在第四节中，我们描述了一种改进的IMOS技术，该技术可以在大型硅晶圆上制造。

我们的光子学和电子学集成方法需要对光子和电子层进行精确的协同设计。预计这将使效率和功能都发生重大变化。探测器和放大器之间的较短连接可降低寄生损耗（Saeedi，2016）并通过消除阻抗匹配网络提高能源效率。电子和光子芯片的更紧密放置已经允许在光域中执行更多的电子连接和功能，例如数字到模拟转换（Vanhoecke等人，2017;Aimone 等人，2016 年）。到目前为止，这些技术已经针对单个元件和器件进行了研究，使并排放置的共同设计的芯片之间能够连接，但实现片上多路复用的更大电路将需要更多的电气连接。传感器和通信芯片越来越多地利用多个波长通道。虽然从光子学的角度来看，这很容易实现，但由于控制复杂性和串扰水平较高，从电子角度来看，存在相当大的挑战。

基于膜的光子集成电路提供了一种强大的方法，可以在电子控制平面上创建光子平面，因为可以移除基板以减少寄生效应，实现热通孔和电通孔，并确保最亲密的散热器连接。由于光源和完整的光子功能保持在同一平面内，因此可以在不影响电子设备的情况下创建光子电路。同样，电子制造流程也不会受到光子学的影响。图5显示了InP晶圆和BiCMOS晶圆的图示，它们是共同设计并相互粘合的。

图 5.

图 5.在键合前示意性地将InP光子晶圆连接到电子晶圆（左），以便在键合、去除衬底和电气互连后实现InP膜与硅BiCMOS晶圆（右）的紧密互连（由Spiegelberg和Meighan提供）。

InP PIC晶圆与电子元件的紧密连接带来了许多挑战。我们设想，从长远来看，需要以最短的距离紧密连接组件，因此专注于使用高密度、微米级通孔连接驱动器和光子器件的方法。图6显示了正在开发的方法的横截面。BCB层用于平坦化和粘附，但也提供光学、热和电气隔离。为电信号路由和热管理创建通孔需要去除基板，这种光子电子集成，也称为光子集成，使用经过处理的 PIC 晶圆和 ASIC 晶圆。硅BiCMOS晶圆为厚度为几微米的InP晶圆膜提供机械支撑。

图 6.

图 6.Photronics 集成：通用 InP 集成光子学与微电子学的异构集成，如横截面所示。

在这种方法中，可以使用全套通用构建模块，无需重新设计光子学。同样，电子产品也不需要定制流程，提供“零变化”的集成方法。因此，该技术节点的制造挑战主要在于界面，即产生细间距过孔。设计挑战涉及共同设计电路的重新设计，以充分利用电路级设计自由度。通过这种紧密的集成，包括偏置三通或终端电阻器变得不切实际，例如，它们现在明显大于其他电路元件。去除电容器、传输线、电阻端接和不受控制的电感，例如键合线，是减少因热量而损失的能量的关键。与共封装系统相比，最先进的行业光子学和电子器件的异构集成组合有望带来可观的速度和能量改进。而且，它提供了创建“智能光子构建模块”的可能性，例如，与监控二极管和电子控制电路集成的激光器和调制器，尽管温度或制造工艺参数发生变化，但仍可将构建模块保持在正确的工作点。

光子学方法中使用的膜使用与当今制造的 PIC 产品相同的微米级波导特征。然而，去除基板可以大大提高设计灵活性。从图 6 和图 7 中可以看出，光子波导现在可以使用低折射率材料（如 BCB、SiOx、SiNx 甚至空气）进行完全包覆。这使得更严格的光限制、新形式的模式适应以及精密表面光栅技术的引入成为可能。然而，在有源器件中利用纳米光子约束确实需要在掺杂剂曲线、光刻和蚀刻以及光学损耗导电材料的优化定位方面进行更高精度的制造。第四节重点介绍了最近的进展。

图 7.

图 7.艺术家对与电子集成电路键合的光子膜电路的印象。

四、硅基纳米光子IMOS平台
纳米光子IMOS（InP硅基膜）技术节点可实现更高密度的光子集成。这是通过使用基于InP的薄膜来实现的，其中可以实现主动和被动功能（Van der Tol等人，2018）。使用薄膜获得的高折射率对比度允许将器件横截面减少一个数量级，并且对于许多结构（如弯曲、反射器和分流器）来说，这可以显着减少面面积。此外，与第三节中介绍的光子学平台一样，这种纳米光子膜方法支持与微电子的异构集成。纳米光子IMOS平台如图7所示。

开发IMOS平台带来了特定的技术挑战和机遇。基本程序涉及使用 BCB 作为粘合剂聚合物的 InP 和 Si 的晶圆键合。BCB材料提供均匀的粘合界面，具有高粘合强度，对拓扑结构的高耐受性和低释气（Keyvaninia等人，2013）。在InP衬底和功能膜层之间放置一个由InGaAs组成的蚀刻停止层。粘合后，可以使用精心选择的选择性化学蚀刻剂去除基材和蚀刻止蚀层。使用优化的光刻和干法蚀刻技术，可以在膜中制造有源和无源元件的粘合前后（Jiao等人，2014）。在有用的情况下，可以进行双面处理（在键合之前和之后），这为优化设备带来了额外的灵活性（Shen等人，2016a）。使用这些技术，已经展示了一系列无源和有源器件（Van der Tol 等人，2018 年），包括偏振转换器、解复用器和各种激光结构。

膜方法有助于高速操作，因为与n +基板电路相比，可以消除相当大的寄生电容（Jiao等人，2015;Zhang等人，2018;和 Zhao 等人，2017 年）。这方面的一个证明是基于膜的UTC光电二极管的创纪录高带宽（Shen等人，2016b）。该设备的横截面如图 8（a） 所示，SEM 图像如图 8（b） 所示。其工作原理基于靠近p-i-n二极管p侧的吸收，因此只有快速载流子（即电子）需要穿过本征区域。应该注意的是，使用半绝缘基板也可以实现高速操作（Van Dijk等人，2014），但是在膜平台上实现可以与一套纳米光子器件集成，例如精密表面光栅耦合器，微环和小型化无源元件。制造是通过双面加工进行的（Shen等人，2016a）。图8（c）提供高达 67 GHz 的频率响应（设备有限）。基于这些测量结果的等效电路建模表明，超过110 GHz时，响应为3 dB。

图 8.

图 8.IMOS中的单行载流光子光电二极管。（a）横截面，（b）已实现器件的SEM图像，以及（c）测量的频率响应。

实现有源IMOS装置的另一个例子是膜激光器（Pogoretskiy等人，2016）。它采用具有 S 形二极管横截面的双导轨结构，通过双面加工成为可能。图9（a）描绘了光放大器部分的示意图，而图9（b）显示了一个已实现的装置和一个用于构建激光腔的光子晶体（PhC）反射器。图9（c）给出了两种不同泵浦电流的测量输出频谱。对于这些首次实现，阈值电流为 20 mA，光纤中的输出功率达到 1 mW。

图 9.

图 9.在IMOS平台中实现的光子带隙反射器激光器。（a）光放大器示意图，（b）激光器（左）和一个光子晶体反射器（右）的图片，以及（c）两个泵浦电流的光谱。

第一批激光器的设计长度为数百微米。然而，膜配置的高折射率对比度有望实现更短的空腔甚至纳米级光源。这需要非常高的反射率、低损耗的腔体。在该平台中，我们制造了第一个微米尺寸的金属包覆纳米LED，耦合到膜波导（Dolores-Calzadilla等人，2017）。输出功率达到 60 nW。减少腔体损耗和表面复合的技术改进将为IMOS平台中的极小型激光器开辟道路。

IMOS平台仍需付出巨大努力才能进一步发展。从应用的角度来看，减小激光线宽和增加输出功率非常重要。已经开发了促进平台中高带宽调制器的方法（Mejia等人，2013），并且已经提出了一种基于带填充效应的具有高光带宽的电吸收调制器（Van Engelen等人，2016）。现在的工作重点是将这些设备开发成下一代集成平台的构建块。就像第二节中描述的JePPIX方法一样，这将允许通过MPW运行快速采用该技术。IMOS的首次实验性MPW运行最近完成，涉及来自不同设计人员的10个不同的光子电路。图10显示了无源和有源器件的横截面，以及实现的晶圆。

图 10.

图 10.左图：纳米光子通用集成平台示意图。右图：制造的晶圆照片。（图片由Pogoretskii提供。

从长远来看，这种纳米光子平台涉及扩展到更大的晶圆。到目前为止，研究已经使用 2 英寸和 3 英寸进行。InP-晶圆，但对此没有根本限制。当更大的晶圆可用时，IMOS可以转移到这些晶圆上，并且使用晶圆键合或转移印刷技术可以扩展到大型硅晶圆。除了模仿当前通用集成方法（JePPIX代工厂）的构建模块外，高对比度平台还提供额外的功能，包括非线性光学相互作用、强界面相互作用和光学隔离。在这方面，IMOS与其他膜平台非常相似，特别是基于硅光子学的平台。然而，这些可能性与光源和放大器的集成相结合，使IMOS成为一个非常有前途的纳米光子集成平台。

五、展望
虽然光子集成有着悠久的历史，并且比微电子技术落后近30年，但越来越多的证据表明，该技术将在未来几年遵循相同的轨迹。随着最近通用代工技术的建立和多项目晶圆服务的实现，与微电子学的比较既及时又有启发性。通用方法在主要平台上的应用使设计创新和技术开发得以分离，从而能够更广泛地采用技术和电路创新的多样性。对性能的持续压力促使新技术节点的发展，以实现更高的速度、更高的精度和能源效率。使用晶圆级技术生产的电路将受益于大规模制造方法。我们重点介绍了有前途的新技术节点，以引入电子集成，过渡到集成纳米光子学以实现高密度和更丰富的功能，以及波导集成纳米激光器的路线图。