电容的选型以及应用

电容的作用之一 储能

电源的负载是动态变化的。在高速运行的器件中，电流和功耗是不断变化的，为了保证器件的正常运行，希望工作电流不随着电源的波动而产生变化。因此器件附近放置电容，能提供电荷迅速的释放和积累。

电容的作用之二 去耦

对于高速运行的器件，内部的逻辑是不断变化的， 信号量状态不断的从0和1之间切换。在这种高速的变化之中，产生了大量的噪声和干扰。去偶就是克服物理的和时序约束的一种方法，它是通过信号线和电源平面提供了一个低阻抗的电源来实现。有效的将干扰涉放到相对稳定的地平面上，以免影响其他的设备工作。在频率升高到自谐振点之前，随着频率的提高，去耦电容的阻抗会越来越低。
根据去偶电容的工作原理，如果增加从电源线吸收能量的难度，就会使大部分能量从去耦电容中获得，充分发挥了去偶电容的作用，同时电源线上的也将产生更小的噪声。其中串联铁氧体磁珠对高频电流呈现较大的阻抗，因此增加了电源去偶电容的效果。

电容的作用之三 旁路

把不必要的共谋信号RF能量从元器件或者线缆中释放掉，它的实质是产生一个交流之路来把不希望的能量从易受影响的区域释放掉。另外它还能提供滤波功能（带宽限制）。旁路通常发生在电源与地之间，信号与地之间或者不同地之间。

电容器件的特性同时取决于电容的分量，ESL分量ESR分量及摄入释漏特性。

谐振

电容频率阻抗特性

ESL分量

ESL则取决于电容器的类型和封装，在高速电路中应选用ESL直小的贴片电容。设计出贴片式的陶瓷电容为例。随着封装的增大，ESL值将随之增大，比较特殊的是0612封装贴片电容器，1SL则不仅有小于三通尺寸封装的1206的ESL则。甚至小于目前业界尺寸最小的0201封装的ESL车。

ESR分量

12在100~300K赫兹频道范围内电容器内部创新电阻的最大值，包子随着工作频率和变化，因此需要根据实际应用的评价范围取值，如果应用的频道不在厂家提供的餐。社保中需要向厂家咨询。

根据电容的等效电路为

去耦和旁路电容的选择

电容器件并不是纯粹的电容，而是带有ESR、ESL、Rleak等分量的小型电路。

ESR取决于电容器件的类型以及封装，ESR取决于工作温度、频率、电阻等。

滤波电容器阻抗随频率变化特性的分析

低频造型选用大电容，高频噪声选用小电容，这是我们工程师学习的时候经常听说过的。其实这种说法并不完全正确。
电容器件的阻抗随着频率的升高而逐渐降低，这是电容器剑的本身属性。ESL分量则使主看随着频率的升高而逐渐增加。这两种作用正好相反就在电容分量和ESL分量的共同作用下，电容器件的整体阻抗表现为，随着频率的升高，首先是电容分量起主导作用，使阻抗逐步变小，器件表现为电容的阻抗特性，滤波效果渐强；当达到某一频点时发生谐振，此时电容分量和ESL分量对阻抗的效果正好抵消，在谐振点上，电容器件阻抗最小，等于ESR分量；此后，随着频率继续升高，ESL分量起主导作用，使阻抗逐步增大，器件表现为电感的阻抗特性，滤波效果渐弱。

选择旁路和去耦电容时，并非取决于电容值的大小，而是电容的自谐频率，并与所需旁路式去耦的频率相匹配，在自谐振频率以下的电容表现为容性。在自谐振频频率以上的电容就能变成为感性。

不同容值电容器的频率阻抗关系图

在高速电路设计过程中，实际工作期望电路上每一处的噪声频带都得到准确定位并不容易实现，这就需要利用多种电容构造成一个较宽的低阻抗平带，以尽可能的覆盖噪声频带。

下图为用两个贴片封装构成的较宽的低阻抗频带。

电容器件的阻抗频率曲线由其电容分布和ESL分量共同决定，在两个电容值不同，但封装和类型都相同的情况下，因此ESL相同，但并联之后。不能达到展宽低阻频带的目的。

还有就是工程师们喜欢将若干相同的电容并在一起，共同为某一电源滤波。一方面起到去耦电容的目的，另一方面是为了在谐振点上得到更低的阻抗，但并没有展宽低阻抗频带。

建议两个并联的电容必须有不同数量等级。如0.1uF和0.001uF或者容值相差100倍，以达到最佳的效果。并联电容的容值虽然不是主要的原因，但重要的原因是由于并联电容产生的并联阻抗。

平时我们常用到的电容规格为X7R、X5R、Y5V 等,那么它的符号含义意是什么意思呢？看以下图表
在高速电路设计中推荐选用NPO、X7R、 X5R类型的陶瓷电容。

钽电容及其应用要点

钽电容使用金属钽作为介质，基于钽的固态特质，具有温度特性好、滤波性能好体积小、节省PCB面积、容值较大等特点。因此钽电容一般被应用在需要大容量电容滤波的场合。如CPU等高耗能器件滤波。
钽电容的缺点是耐电压和耐电流的能力较弱。一般要求钽电容的工作电压相对额定电容量电容滤波的场合，如为CPU等高耗能器件滤波。压降额50%以上。遇到以下三种场合之一，钽电容的额定电压需降额70%以上使用：
（1）负载呈现较强的感性；
（2）串联电阻小；
（3）瞬变电流较大。
其原因在于，感性负载或较小的串联电阻会导致较大的瞬变电流，造成钽电容的金属钽介质被击穿。这使得在以下环节，钽电容的失效概率增大：ICT测试、老化测试、系统开机瞬间、单板热插拔瞬间。

工作在瞬变电流较大的场合，钽电容并不一定发生永久失性失效，电容本身有较好的治愈能力。但必须严格执行钽电容的电压降额，同时在设计时需要注意，在涉及热插拔的电源滤波电路上应避免使用钽电容。

总结。
钽电容温度稳定性好，ESL值小，高频滤波性能好，体积小，节省PCB面积并且用量较大，但耐冲电压和冲击电压的能力较弱。

去耦和旁路电容的选择
开关能量相对集中，幅度较高这种能量将以共模和差模的形式传到其他电路或子系统中去。去耦电容的自谐报辆丰必须高于抑制时钟谐波的频率。典型的，当电路中位身沿为2ns或更小时，选择自谐振为10～30MHz的电容，通常选用0.1uF并上0.001μF，但是因为它的感性太大、充放电时间太慢而不能用作200~300MHz以上领率的供电源。

补充：对各种器件的工作频率20兆或者以下的建议使用0.1微法的去耦电容，20兆以上的器件用0.01微法的去耦电源或更小。对于又是20兆以下的频率，又有20兆以上的频率的复合电路，建议采用1000pF并联的方式进行电源去耦

举例 1

电路中有50个驱动缓冲器同时开关输出，边沿速度为1ns，负载为30F、电压为2.5V，允许波动范围为+/-2%（如果考虑电源层的阻抗影响，可允许的波动范围可增加）。则最简单的一种方法就是看负载的瞬间电流消耗，计算方法如下：
（1）先计算负载需要的电流I
I=CdU/dt=30pFx2.5V/1ns=75mA，总电流需要50x75mA=3.75（A）
（2）然后计算出需要的电容
I=Idt/dU= 3.75Ax1ns/2.5x2%=75（nF）
（3）考虑到实际情况以及电容的容值问题还有老化等影响。可以选取80nF的电容或者并用两个40nF的电容，以减少ESR

举例 2

FPGA的引脚引起电压波动， I/O接口电源为1.8伏，功率为0.9瓦。要求电压波动不能超过5%。根据手段。噪声主要集中在100千赫兹到5兆赫兹。根据以上要求选取合适的电容。

由于在100兆赫兹到50兆赫兹。可以选择钽电容主要滤除低频噪声,陶瓷电容滤除高频噪声。
根据条件，I/O口接口电源最大电流为:0.9瓦÷1.8伏=0.52A ,电流不会超过最大电流的一半取值0.25

则该I/O接口电源的动态阻抗：Z=V/I=（1.8Vx5%）/0.25A=0.36R
考虑到低频段的滤波选用钽电容，其ESL分量非常小，可以忽略，因此主要的主控为ESR和C构成

选择某公司的电容为22微法。在100千赫兹时ESR最大值为0.6R。
Zcap = [0.36+1/(2×3.14×10³×22×10^-6)2]^0.5=0.604R

要求滤波电容的阻抗小于芯片动态阻抗，因此需要两片22微法电容并联电源后阻抗为0.302R < 动态阻抗。