DAY 2：五级流水线CPU设计--vivado使用指南&错误

1.vivado使用指南

1.1.新建工程

1. File —> New Project -----> Next------> project name&routine
   (而后一般为默认设置)
2. 在筛选器的”family”选择”Artix7”-----> ”package”选择”fbg676”------>型号里选择”xc7a200tfbg676-2”
3. finish. Project Manager----->Add sources----->添加源文件或仿真文件----->创建文件或添加文件------>设置文件名（或查找到要添加的文件路径）

1.2.设顶层文件

1. 完成所有的 .v文件，例化以及仿真测试文件后，可看到工程中文件之间的包含关系
2. 注意：defines.v文件右击，设置为全局包含（set global include）否则可能敲代码的时候出错。
3. 最后，在仿真前将仿真测试文件右击，set as top（此时，只有sim_1下有此文件（勿设置错误））
4. run 仿真

2.vivado使用出错

2.1.仿真错误提示

 [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or 
 '/home/meggie/pipeline/pipeline.sim/sim_1/behav/xsim/