weixin_41567411的博客

原创 1.3 原语与宏

原创 锁存器Latch

锁存器Latch

原创 FPGA的引脚专题二

Pin Definitions 工作中的FPGA、5G相关笔记，自己整理、分享。我是清风，敬请关注博主！

原创 RSRP参考信号接收功率

介绍RSRP、RSSI、RSRQ、SINR各自的定义与关系，以及5G中如何测量信号功率

原创 FPGA的引脚布局

1：我们可以看到一个普通的IO口往往是6\7个VCCO再加上50个User-IO口。3：会有4对CC-PIN可以外接时钟，经过BUFG以提供全局时钟。4：还有1个BNAK-0，只有几个引脚，只专用CONFIG的PIN。，明白了各个BANK上的引脚情况就明白了FPGA的整体引脚布局。2：48个差分信号对+上下2个单端脚构成50个PIN。3：同一BANK的供电相同，不同BANK的供电可以不同。64个EMIO从PS引出到PL，实现PS与PL的交互。54个MIO引出到FPGA芯片边界。从PS芯片内部来看GPIO。