- 博客(13)
- 收藏
- 关注
RSS订阅原创 FPGA（十）DataMover IP核
DataMover是Xilinx公司提供的一个免费IP，用于在DDR和PL端之间搬送数据（Xilinx的DataMover手册PG022中“AXI4 memory-mapped”表示PS端的DDR，AXI4-Stream domin表示PL端的数据流）。
2024-05-05 21:06:34
1285
3
原创 批量修改同一文件夹下的文档名
当整理文档材料时，发现大量文件命名错误是件很让人恼怒的事情，一个一个去修改更是件麻烦的事。今天因为一个项目需要整理材料，发现命名都错误了，于是在网上查找解决方案，发现或多或少都有些问题，便记录下自己的过程。
2023-02-28 19:57:08
676
1
原创 Quicker+沙拉查词/公式识别 使用
Quicker+沙拉查词，可以在全局进行查词翻译；公式识别+公式转换，轻松完成写文章过程中的复杂公式！
2022-08-07 11:07:14
4457
原创 FPGA（九）RTL代码之五（基本电路设计2）
本章内容包括：一、DFF描述；二、比较电路 保留最大值；三、边沿检测；四、独热码检测；五、D触发器的二分频实现；六、可置为七进制循环计数器；七、奇偶校验位；八、偶数分频器；九、任意比例分频器；十、消除毛刺；十一、串并转换；十二、按键消抖15ms...
2022-07-07 22:12:44
1138
原创 FPGA（八）RTL代码之四（基本电路设计1）
本篇文章内容包括：1.1位全加器；2.4位全加器；3.4-1多路选择器；4.奇数分频器；5.两段式状态机；6.三段式状态机；7.序列检测_状态机法；8.序列检测_移位寄存器；9.4x4查表乘法器；10.最低位1检测；11.两个八位数相乘；12.十进制计数器。.........
2022-06-25 21:05:31
1108
1
原创 FPGA（七）RTL代码之三（复杂电路设计2）
这篇博客包含：一、线性反馈移位寄存器LFSR；二、Wallace树型乘法器；三、Booth乘法器；四、4位超前进位加法器；五、CRC校验；六、无毛刺的时钟切换电路；七、无符号整数除法器-组合逻辑；八、无符号整数除法器-时序逻辑......
2022-06-25 20:05:11
467
原创 FPGA（六）RTL代码之二（复杂电路设计1）
这篇博客包含：一、同步FIFO二、ALU算术逻辑单元三、二进制转格雷码四、格雷码转二进制五、二进制转BCD码-Double dabble六、二进制转BCD码-基于Double dabble的有限状态机七、自动售货机八、秒计数器设计
2022-04-18 13:06:00
902
原创 FPGA（五）RTL代码之一（跨时钟域设计）
本篇博客主要列出跨时钟域设计的方式及代码——异步FIFO、异步复位同步释放、两级触发器同步、握手CDC设计、异步双口RAM，并作出简单的介绍。
2022-04-16 13:29:46
4401
原创 FPGA（四）数字IC面试的四个基本问题
我周围很多人都在开始准备实习、准备找工作了，而我和他们的方向又不一样，我是打算硬件一条道走到黑，他们基本上都是软件的，都打算进军互联网。最近看面经，我看到数字IC的面试一般都会问这四个问题：①建立时间与保持时间，②亚稳态，③跨时钟域处理，④异步FIFO。那我本着一个学习的心态、精益求精的态度，就决定把这四个点弄清楚，并讲清楚。如果有不清楚或者错误的地方，还望批评指正。
2022-04-14 22:31:49
2796
原创 Vivado与Modelism、VScode联合使用
文章目录前言一、VScode需要插件二、Vivado与VScode联合使用三、ModelSim与VScode联合使用前言最近因为疫情隔离在宿舍，需要用一些仿真，以进行学习，但我的笔记本上还没有安装Modelsim以及VS code，台式机也懒得搬回来，却又需要用到，就又安装一遍，发现写一个保姆级博客对自己的帮助也挺大的，自己安装的很快，也没出现问题。于是就把联合使用的博客也给做一个吧。但因为最近比较忙，在宿舍效率也不比办公室，就稍微简陋得写一写，望见谅！前面写过一篇Vivado与Modelsim.
2022-04-12 18:26:43
3275
2
原创 FPGA（三）触发器与锁存器
大多数数字系统中，除了需要具有逻辑运算和算数运算功能的的组合逻辑电路外，还需要具有存储功能的电路。组合电路与存储电路结合构成时序逻辑电路，简称时序电路。这章内容主要讨论实现存储功能的两种逻辑单元电路：锁存器和触发器。.
2022-02-27 18:09:40
5584
原创 FPGA（二）串口通信
通信过程分为3个步骤：首先，发送方按照信息编码方式对有效信息进行编码（编成可以在通信线路上传输的信号形态）；然后，编码后的信息在传输介质上进行传输，输送给接收方；最后，接收方接到编码信息后进行解码，解码后得到可以理解的有效信息。
2022-02-20 21:18:31
10084
6
原创 FPGA（一）Vivado与ModelSim
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、Vivado与ModlSim二、使用步骤1.Vivado的安装总结前言提示：这里可以添加本文要记录的大概内容：例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。提示：以下是本篇文章正文内容，下面案例可供参考一、Vivado与ModlSimVivado Design Suite 是 Xilinx 公司的2012年发布的综合性 FPGA 开发软
2021-12-13 20:35:54
10474
10
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人