verilog
文章平均质量分 65
火中著盐
这个作者很懒,什么都没留下…
展开
-
testbench 仿真控制语句及系统任务描述
仿真控制语句及系统任务描述原创 2021-12-06 15:58:22 · 700 阅读 · 0 评论 -
时序约束策略
时序约束策略 以下文章来源于数字ICer,作者数字ICer https://mp.weixin.qq.com/s/wcT1uB8OxtJ4ldiOmlehPA 目录 1.IO约束 2.时钟周期约束 3.多周期约束 4.伪路径 5.XDC约束优先级 1.IO约束 1.1管脚约束 管脚约束指管脚分配,我们要指定管脚的位置PACKAGE_PIN和管脚对应的电平标准IOSTANDARD两个属性的值; set_propertyPACKAGE_PINAD8[get_portssrio_r...转载 2021-09-09 11:02:08 · 1422 阅读 · 0 评论 -
HDLbits刷题记录(已移至Github)
HDLbits 除工程文件使用vivado外,平时一直是使用 VScode 结合 iverilog 和 GTKwave 来练习,轻量省事。昨天意外发现 HDLbits 这个网站,试用以后发现特别不错,答题后可以自己生成激励在线仿真,十分方便。前期的题目十分简单,但不好不做记录,后边也放些别的练习。立下flag以自我督促 //以下正文// problem 14 Problem description Gates4 vectorgatesPreviousNextvector3 Build a combinati原创 2021-03-14 23:50:15 · 400 阅读 · 0 评论