- 博客(2)
- 收藏
- 关注
RSS订阅原创 IC笔试: 时钟约束中 clock,generated clock ,virtual clock区别与联系
时钟约束sdc常用的命令有：creat_clockcreat_generated_clockset_clock_uncertaintyset_clock_groups时钟的三要素：Waveform ,uncertainty 和clock groupcreat_clock主要定义一个clock的source 源端，周期和信号上升沿下降沿的时间点，例如：这个时钟描述成的sdc语句就是creat_clock -name SYSCLK -period 20-waveform {0 5}[get
2020-05-25 13:21:57
5066
原创 数字IC笔试基础：同步与异步双端口RAM实现
数字IC设计——SRAM的Verilog语言实现（三）（双端口SRAM）在FPGA设计中，经常会用到RAM，这里的RAM一般指的是静态的RAM（SRAM）。一般FPGA中就有所谓的block RAM, 它就是现成的RAM资源。通常情况下，我们使用IP核，进行设计，但是在soc设计中，一般的使用自己的IP，现在设计sram module。主要设计如下ram:1)用Verilog实现一个同步双端...
2020-04-08 12:06:23
5270
6
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人