![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
日常小结
吹泡泡茶壶
这个作者很懒,什么都没留下…
展开
-
verilog always块中case相关问题
下列代码中,信号n_state和pack_cnt_inc,在case中default中设有默认值,如果case语句中满足表达式中的条件,则n_state和pack_cnt_inc按条件下的数值赋值,如何case语句中条件不满足,则按case条件外n_state和pack_int_inc来赋值。原创 2022-12-25 23:10:04 · 595 阅读 · 1 评论 -
verilog仿真外部直接输入激励对于寄存器类型不会延后一拍
verilog仿真外部直接输入激励对于寄存器类型不会延后一拍原创 2022-12-25 22:29:57 · 409 阅读 · 0 评论