weixin_42116023的博客

串入-串/并出8位移位寄存器74HC164的工作原理和仿真验证

用always语句块、组合逻辑实现梯形波发生器逻辑设计

用always语句块、组合逻辑实现三角波发生器逻辑设计

用always语句块、组合逻辑实现相邻16点累加逻辑设计

用秒计时器驱动数码管实现0-9秒循环显示逻辑设计

【Verilog零基础入门-边看边练】学习笔记——第五讲 时序逻辑代码设计和仿真（秒计数器）（一）

二、4级伪随机码发生器设计所需软件Verilog编程软件：Lattice Diamond（3.11.0.396.4_Diamond_x64）Verilog仿真软件：ModelSim SE-64 10.2c（modelsim-win64-10.2c-se）方法：用always语句实现4级伪随机码发生器逻辑设计符号图：Verilog代码：Part1：Test9_m_gen.v文件（Verilog工程文件）//2022-05-30//4级伪随机码发生器module ..

一、计数器设计所需软件Verilog编程软件：Lattice Diamond（3.11.0.396.4_Diamond_x64）Verilog仿真软件：ModelSim SE-64 10.2c（modelsim-win64-10.2c-se）方法：用always语句实现计数器逻辑设计符号图：Verilog代码：Part1：Test8_counter.v文件（Verilog工程文件）//2022-05-28//计数器-countermodule Test8_cou

二、七段译码逻辑设计所需软件Verilog编程软件：Lattice Diamond（3.11.0.396.4_Diamond_x64）Verilog仿真软件：ModelSim SE-64 10.2c（modelsim-win64-10.2c-se）方法：用case语句实现七段译码逻辑设计符号图：Verilog代码：Part1：Test7_seg_dec.v文件（Verilog工程文件）//2022-05-27//7段数码管译码器module Test7_seg.

一、补码转换所需软件Verilog编程软件：Lattice Diamond（3.11.0.396.4_Diamond_x64）Verilog仿真软件：ModelSim SE-64 10.2c（modelsim-win64-10.2c-se）方法：用问号冒号语句和位拼接实现补码转换逻辑符号图：Verilog代码：Part1：Test6_comp_conv.v文件（Verilog工程文件）//2022-05-26//补码转换逻辑-Test6_comp_convmodu.

用case语句实现多路选择逻辑

一、二选一逻辑Verilog编程软件：Lattice Diamond（3.11.0.396.4_Diamond_x64）Verilog仿真软件：ModelSim SE-64 10.2c（modelsim-win64-10.2c-se）方法一：用assign语句实现符号图：Verilog代码：Part1：Test_fn_sw.v文件（Verilog工程文件）//2022-05-23//二选一逻辑设计-fn_swmodule fn_sw( a, b, s