目录
-
-
-
- L1 instruction memory system
- Instruction decode -指令译码
- Register rename -寄存器重命名
- Instruction issue - 指令发射
- Integer execute - 整数执行
- Vector execute - 向量执行
- Advanced SIMD and floating-point support - 高级 SIMD 和浮点支持
- Cryptographic Extension - 加密扩展
- Scalable Vector Extension - 可扩展向量扩展
- L1 data memory system
- Memory Management Unit
- L2 memory system
- Embedded Trace Extension and Trace Buffer Extension
- Statistical Profiling Extension
- Performance Monitoring Unit
- Activity Monitoring Unit
- GIC CPU interface
- CPU bridge
-
-
Cortex-X925 core中的组件旨在使其成为一个高性能的core。
主要模块包括：
- L1 指令和 L1 数据存储系统
- L2 存储系统
- 寄存器重命名
- 指令解码
- 指令发射
- 执行流水线
- 内存管理单元 (MMU)
- 跟踪单元和跟踪缓冲
- 性能监控单元 (PMU)
- 活动监控单元 (AMU)
- 通用中断控制器 (GIC) CPU 接口
Cortex-X925 core通过 CPU 桥与 DynamIQ Shared Unit-120 连接。
Cortex-X925 core实现了 ARMv9.2-A 架构。ARMv9.2-A 架构扩展了 ARMv8-A 架构中定义的架构，涵盖了 ARMv8.7-A。
L1 instruction memory system
L1 指令存储系统从指令缓存中提取指令，并将指令流传送到指令解码单元。
L1 指令存储系统包括：
- 一个 64KB、4 路集合关联的 L1 指令缓存，带有 64 字节缓存行。
- 一个全关联的 L1 指令翻译后备缓冲（TLB），原生支持 4KB、16KB、64KB 和 2MB 页大小。
- 一个动态分支
订阅专栏 解锁全文
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
