port ‘pi_data‘ not found in module ‘dcfifo‘

最新推荐文章于 2023-06-29 19:18:13 发布
最新推荐文章于 2023-06-29 19:18:13 发布
阅读量940 收藏 10
点赞数 9
分类专栏： FPGA 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42163073/article/details/121310938
版权

情况

在学习野火的dcfifo时, 遇到一个问题
当我用模块名为dcfifo (dcfifo.v文件)时, 代码都是野火的例程代码
在modelsim里会出现3个错误
提示这3个端口没有找到
在这里插入图片描述
仿真文件tb_dcfifo.v中确实实例化了这3个端口
在这里插入图片描述

但是我rtl代码里是有的
在这里插入图片描述
综合的RTL视图也是有的

但还说没找到??

问题分析

当我修改rtl代码(dcfifo.v) 故意把端口名写错, 结果跟之前一样, 只提示这3个端口没找到, 其他写错的端口没有提示.

而这3个端口正好是野火例程代码中唯三个与fifo ip核的端口不一样
所以我在仿真文件tb_dcfifo.v中, 把这3个改成fifo ip核一样的端口名后, 就通过了?
而这3个端口名, 和我实例化的dcfifo模块的端口不一样, 只和fifo ip核端口名一样
这就很奇怪? 难道仿真文件直接连到了fifo ip核上, 不经过dcfifo.v文件里的模块吗?

结果

最奇怪的是
而当我只把模块名从dcfifo改为fifo或fifot, 却又都正常了? (跟野火的例程一样
不提示这3个端口没找到的错误

感觉我的FPGA世界观崩塌了

难道是dcfifo.v这个模块名不能用吗? 我查找了资料, 但是没有找到有跟我所遇的相同情况, 所以记录一下, 希望有人能够留言告诉我原因, 万分感谢!

这个我会
关注
  • 9
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 12
    评论
专栏目录
DCFIFO的设计实例
05-10
2. `dcfifo_de_top.do`：这可能是项目工程的顶层定义文件，包含了整个DCFIFO设计的实例化和相关设置。 3. `rom_initdata.hex`：可能是一个初始化数据文件，用于填充ROM（Read-Only Memory），在系统启动时提供预定义...
24\\_实战篇\\_FIFO读写实验.ppt
09-13
24\\_实战篇\\_FIFO读写实验ppt,24_实战篇_FIFO读写实验
Warning: Class ‘com.xxx.xxx‘ not found in module ‘xxxx‘
diligent_jianhao的博客
12-22 2万+
导入一个项目后，发现个别的启动类上都是红叉，在Run/Debug Configurations中Main class路径下报红，在下侧有一条提醒语句说 Warning: Class ‘com.xxx.xxx’ not found in module ‘xxxx’， 但实际中这些类都是存在的，尽管从新再导入该项目目录仍是无法解决。也想过是否有缓存导致，点击 File ——> Invalidate Caches / Restart 后，问题还是存在。 后来有查到说是删除“.iml”文
Port ‘*‘ not found in the connected module(9th connection)
随喜读书会的博客
11-05 2965
问题：在进行modelsim仿真某单个文件时，出现报错： 从图像来看，原因是寻址的路径不对。testbench中实例化的对象模块在E盘中，但寻址路径却在F盘。 如果跳过报错仿真，会发现实例化的对象模块中的参数，与目标模块的参数不同。 解决办法： 第一步：关闭工程； 第二步：在工程目录中，删除simulation和stimulus两个文件夹； 第三部：重新打开工程，新建testbench并仿真； ...
【工程源码】【Modelsim常见问题】Port ‘xxxx’ not found in the connected module
zgmxs的专栏
02-22 1万+
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 这个报错很明显，是说你在例化的时候，被例化的模块中有个信号并不存在于真正的模块设计中，例如，用户编写一个二选一多路器模块，模块端口如下表左侧所示，但是在testbench或上层模块例化使用该模块时，例化内容如下表右侧所示： 可以看到，例化时候，用了一个叫sel的端口...
Android Studio运行Kotlin报错：Error running xxx.xxxKt: Class xxx.xxxKt not found in module xxx
zoeysh的博客
05-15 2034
Android Studio运行Kotlin报错：Error running '包名.***Kt': Class '包名.***Kt' not found in module 'app'问题解决 参考：https://stackoverflow.com/questions/49717001/error-class-com-example-nodedriverkt-not-found-in-module-cordapp-example 问题 创建Kotlin File/Class，在其中编写main()函数，
解决IDEA：Class ‘XXX‘ not found in module ‘XXX‘
m0_52767002的博客
06-30 8254
解决IDEA：Class ‘XXX‘ not found in module ‘XXX‘
带有双时钟fifo的串口Verilog代码
12-27
quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停止位等参数，默认8位数据，1个停止位，收和发模块之间插入了一个 跨时钟域的FIFO，供大家一起学习和参考，本代码有参考...
Altera官方_fifo手册
04-06
在 FPGA 设计中，FIFO（First In First Out，先进先出）是一种常见的存储结构，用于数据缓存和传输。Altera 官方提供的 FIFO 手册是 FPGA 开发者的重要参考资料，它详细阐述了如何在 FPGA 中设计和使用 FIFO 宏模块...
Quartus_II_LPM使用指南(FIFO篇)
01-18
ALTERA在LPM库中提供了参数可配置的单时钟FIFO(SCFIFO)和双时钟FIFO(DCFIFO)。FIFO主要应用在需要数据缓冲且数据符合先进先出规律的同步或异步场合。
FPGA的SDRAM控制
11-07
2. `dcfifo_ctrl.v` 和 `rdfifo.v`: 这些文件可能涉及到数据缓冲区的控制，例如双端口FIFO（First-In-First-Out），用于平滑数据流，避免SDRAM读写操作之间的冲突，同时提高系统的数据吞吐量。 3. `sdram_2fifo_top...
Quartus提供的宏模块1
08-08
`csfifo`是参数化循环共享FIFO，`dcfifo`为双时钟FIFO，支持两个不同的时钟域之间的数据传输，防止时钟域间的亚稳态问题。`scfifo`是单时钟FIFO，适用于单一时钟域内的数据管理，而`lpm_fifo`和`lpm_fifo_dc`分别是...
Quartus-II开发软件中的宏模块备课讲稿.pdf
06-27
- `dcfifo`：参数化的双时钟FIFO，用于处理不同时钟域的数据传输。 - `scfifo`：参数化的单时钟FIFO，简化了同步设计。 - `lpm_fifo` 和 `lpm_fifo_dc`：分别是单时钟和双时钟的FIFO宏，为数据流控制提供解决方案...
FPGA 异步FIFO vivado工程代码 两种读取模式 含testbench
09-22
异步FIFO（First-In-First-Out）是一种在两个时钟域之间传递数据的存储器结构。这里的“异步”指的是两个时钟域的时钟速度可能不同，或者是完全独立的。在FPGA设计中，异步FIFO常用于解决时钟域之间的数据通信问题，...
关于ALTERA提供的FIFO核使用原理
05-17
FIFO有两种工作模式：（1）SCFIFO，（2）DCFIFO 其中SCFIFO指读写用一个时钟进行同步，可以支持同时读写的功能。 其中DCFIFO指读写使用不同的时钟进行同步，这在设计多时钟系统中相当有用，可用于不同时钟同步信号...
IDEA Warning: Class 'Main' not found in module 'xxx‘
热门推荐
cxttt_的博客
03-10 2万+
打开File -- Settings -- Project Structure，修改Project SDK 在别的博文中看到的都是修改Platform SDK路径，这边没起作用 将Project SDK修改为正确版本，可以找到Main Class ...
Warning: Class ‘com.bupt.dts.DTSFortran‘ not found in module ‘AntlrTest‘
waiting971118的博客
10-25 938
问题描述： 使用 IDEA 导入一个idea导入git clone 下来的项目后，在运行的时候出现图一的情况，然后点击图二的配置，图三的Main class 的包报红，该页面最下方出现：Warning: Class 'com.bupt.dts.DTSFortran' not found in module 'AntlrTest' 点击运行按钮出现 错误: 找不到或无法加载主类 图一（运行图标的左边出现×） 图二 图三 解决方案： 按照下面的步骤操作即可 或者 File -> Project S
idea启动项目错误记录
lanren312的博客
02-09 1865
解决办法：在idea中设置setting--搜索maven--点击ignored files，看右边的面板中变灰的maven模块是否被勾选pom.xml，把勾去掉。解决办法：run/debug Configuartion----Environment----Use classpath of module要选中模块。框中右下角提示 Error: Module not specified。子模块要提前 maven install。原因：忽略了maven模块。
处理 idea Warning: Class ‘XXX‘ not found in module ‘XXX‘
最新发布
qq_42008378的博客
06-29 1291
boot.autoconfigure.SpringBootApplication 删掉，然后重新导入 @SpringBootApplication 注解的包即可。问题描述：启动类上有一个红叉，但项目能正常启动。解决方法：将 import org.
SCFIFO DCFIFO区别
06-08
SCFIFO和DCFIFO都是FIFO（First In First Out）的一种实现方式，它们的主要区别在于数据的存储和读取方式。 SCFIFO是指单端口FIFO，也称为标准FIFO，它只有一个读写端口，数据的读取和写入都是通过同一个端口进行的...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 12
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值