Vivado
ggcbi
这个作者很懒,什么都没留下…
展开
-
Verilog 知识点积累
Verilog逻辑运算&按位与,&&逻辑与例如:0001 & 0110 逻辑判断为00001 && 0110 逻辑判断为1Verilog将不全为1的数都看作逻辑1,0001 && 0110此处就是1 && 1,结果是逻辑1Verilog仿真设置绝对时间利用各个initial都是基于#0来设置initial #100 a = 1;initial #200 b = 1;initial #300 c = 1原创 2020-07-26 16:09:43 · 444 阅读 · 0 评论 -
Verilog数据读写操作
Verilog的数据读入Verilog数据读入存储器装入数据文件读写Verilog数据读入数据读入方式有寄存器阵列形式的一次装入,也有类似C语言的文件读写操作存储器装入数据$readmemh("file_name.mem",mem);//16进制数据读入$readmemb("file_name.mem",mem);//2进制数据读入Vivado环境下,执行前将数据文件file_name.mem添加到工程中即可(Add Source)这种装入方式是将2进制类型文件,逐行的填入mem中。不原创 2020-06-24 15:33:25 · 4215 阅读 · 1 评论