Verilog逻辑运算 &按位与,&&逻辑与 例如: 0001 & 0110 逻辑判断为0 0001 && 0110 逻辑判断为1 Verilog将不全为1的数都看作逻辑1, 0001 && 0110此处就是1 && 1,结果是逻辑1 Verilog仿真 设置绝对时间 利用各个initial都是基于#0来设置 initial #100 a = 1; initial #200 b = 1; initial #300 c = 1;