目录
命令介绍:
在执行show命令之前,必须先用读入文件;
abc中读入命令是read:读入verilog文件
also中读入命令是read_aiger:读入aig文件
show -a //also中显示AIG格式电路
show -m //also中显示MIG格式电路
举例:
在abc中show一个aig图形
1、先读入verilog文件(注意加上路径);
test.v文件写入verilog
module test (
a, b, c,
f );
input a, b, c;
output f;
wire new_s1_, new_s2_, new_s3_, new_s4_;
assign new_s1_ = c & a & b;
assign new_s2_ = ~c & a & ~b;
assign new_s3_ = ~c & ~a & b;
assign new_s4_ = c & ~a & ~b;
assign f = new_s4_ | new_s3_ | new_s1_ | new_s2_;
endmodule
2、使用 strash 命令将其转换成 aig;
3、使用 print_stats 来查看数据统计
4、显示aig图形
5、ctrl+c退出图形显示进程;
在also中show一个aig图形
vscode 中需要安装插件graphviz:graphviz将dot转化为png_dot转png-CSDN博客
在18服务器下also中show图形
1、先读入aig文件;
2、ps -a显示aig结构数据状态;
3、ps -m显示mig结构数据状态;
4、convert --aig_to_xmg 将aig 转换成 xmg;
5、输入 show -a 自定义文件名.png ;先生成 png 文件然后退出 also,打开png文件显示图形
6、display 自定义文件名.png 即可显示图形
also> read_aiger /home/hkm/abc/test.aig
also> ps -a
AIG i/o = 3/1 gates = 11 level = 4
also> show -a testaig.png
退出also软件,执行命令:display 自定义文件名.png
将aig转为mig,show出xmg图形(also工具)
命令如下:
c17的mig 图形显示结果如下:
vscode安装dot插件show
1、安装插件
2、运行also生成.dot文件
3、查看电路图(ctrl+shift+v)
abc调用SAT求解
dot文件——布尔网络的图形显示
为了增强布尔网络的直观认识,可以对布尔网络进行图形输出显示,只需将网络转成DOT文件格式。DOT 是Graphviz定义的一种图形描述语言, 通过Graphviz提供的dot工具可以把用DOT描述的图形转化成其他各种格式的图形,如jpg、gif、png等。DOT格式中同样定义了节点,边等一系列信息及节点和边的颜色及节点大小等附加信息。通过对布尔网络的分析处理,可以得到网络中各节点之间的连接关系、边的条数和节点的个数等信息,然后将这些信息写入到对应的DOT文件中。当然, 必须保证整个布尔网络信息的完整性。这样就可将布尔网络转化成对应的DOT格式描述的网络,两者是等价的。
对布尔网络进行图形显示,其作用是让读者更加直观的认识到优化算法的执行效果,比如节点和边的减少。